納米電路容錯(cuò)技術(shù)研究.pdf

1、隨著CMOS工藝的不斷進(jìn)步，電子器件的特征尺寸越來(lái)越小，目前，微電子行業(yè)正經(jīng)歷著從深亞微米電子技術(shù)到納米電子技術(shù)的轉(zhuǎn)變。納米電路由納米導(dǎo)線、碳納米管等納米電子器件構(gòu)成，具有體積小、速度快等優(yōu)點(diǎn)。但是納米電路受到自身物理特性以及現(xiàn)有制造工藝的影響，故障率高達(dá)1％-2％。因此，為了制造有實(shí)用價(jià)值的納米電路，容錯(cuò)技術(shù)顯得尤為關(guān)鍵。
　　 本文重點(diǎn)研究納米電路容錯(cuò)理論與技術(shù)，取得的主要研究成果與創(chuàng)新點(diǎn)如下：
　　 1.提出了一種

2、針對(duì)納米PLA電路的混合容錯(cuò)方法，該方法將冗余編碼容錯(cuò)與晶體管容錯(cuò)相結(jié)合，相比傳統(tǒng)方法，用這種方法設(shè)計(jì)的容錯(cuò)電路既能容忍短路錯(cuò)誤，又能容忍斷路錯(cuò)誤，并在資源消耗方面有優(yōu)勢(shì)。本文基于此方法設(shè)計(jì)容錯(cuò)多路選擇器并利用PSPICE進(jìn)行仿真，結(jié)合實(shí)驗(yàn)結(jié)果驗(yàn)證了這種方法的有效性。
　　 2.針對(duì)門(mén)級(jí)納米電路的特點(diǎn)，將交叉冗余方法用于納米電路容錯(cuò)。交叉冗余方法與傳統(tǒng)的可重構(gòu)方法相比，省去檢測(cè)模塊，能夠在執(zhí)行電路功能的同時(shí)屏蔽故障；與三模冗余方