基于LVDS的圖像傳感器數(shù)字系統(tǒng)設(shè)計.pdf

1、隨著數(shù)碼技術(shù)、半導(dǎo)體制造技術(shù)以及網(wǎng)絡(luò)的迅速發(fā)展,將視訊、影音、通訊集合于一身的數(shù)碼產(chǎn)品倍受熱捧,其發(fā)展速度可以用日新月異來形容。短短幾年,數(shù)碼相機就由幾十萬像素,發(fā)展到上千萬像素甚至更高。因此,其關(guān)鍵零部件--圖像傳感器也得到了迅速發(fā)展,特別是CMOS圖像傳感器,因其,低功耗,可靠性高,體積小的特點,使得該傳感器得以迅速發(fā)展,并且具有很大的發(fā)展?jié)摿Α?br>　　 但CMOS圖像傳感器的數(shù)據(jù)傳輸速度慢,嚴(yán)重影響了其應(yīng)用。本設(shè)計提出的基于

2、LVDS的高速圖像傳感器芯片--SP230A,能有效的解決數(shù)據(jù)傳輸慢的問題。本論文主要的工作是設(shè)計高速圖像傳感器的數(shù)字系統(tǒng),對其進行綜合和布局布線。在設(shè)計過程中,解決了在高時鐘頻率()將并行數(shù)據(jù)轉(zhuǎn)化為高速的串行數(shù)據(jù),消除綜合時的建立時序違反(setup time vioiation)和時鐘樹綜合三大難題,并通過合理的設(shè)計和優(yōu)化,在有限的空間完成布局布線,節(jié)約了芯片成本。
　　 本文首先闡釋了課題的研究背景和可行性。詳細介紹SP2

3、30A的設(shè)計思路和設(shè)計方法,以及其主要構(gòu)造和特性。然后介紹了綜合的腳本設(shè)計和分析綜合的結(jié)果,并解決設(shè)計中建立時序違反,優(yōu)化時序。布局布線是后端設(shè)計的核心任務(wù),在對比了Astro和SOC Encounter兩個工具的優(yōu)缺點之后,根據(jù)設(shè)計需要選擇SOCEncounter做為本設(shè)計的后端工具。時序收斂是深亞微米工藝下后端設(shè)計的關(guān)鍵,傳統(tǒng)的平面化時鐘樹已經(jīng)不能滿足本設(shè)計需要,本文介紹了層次化時鐘樹綜合法來解決時序收斂的難題。還做了功耗分析主要解