應(yīng)用于無線電監(jiān)測的高速信號處理平臺設(shè)計.pdf

1、無線電監(jiān)測的基本任務(wù)就是利用監(jiān)測接收機完成對目標(biāo)信號的搜索、截獲、調(diào)制識別和解調(diào)工作，以實現(xiàn)對無線電信號的監(jiān)管。但是，無線電監(jiān)測中的信號通常處于被動接收狀態(tài)并具有寬頻帶、多調(diào)制方式、多信號、同步序列未知等特點，無線電監(jiān)測往往采用寬帶接收機，進行高速率的采樣以適應(yīng)不同的碼率和調(diào)制方式，其后的解調(diào)過程需要采用較復(fù)雜的信號處理方式。因此無線電監(jiān)測的實現(xiàn)就要求信號處理系統(tǒng)在保證信息連續(xù)性的同時還具有多任務(wù)并行處理的能力。 本文基于對無線

2、電監(jiān)測中信號處理技術(shù)的分析，設(shè)計了高速并行信號處理平臺的硬件方案。該平臺基帶信號處理模塊采用了高性能并行DSP處理器群+大規(guī)模FPGA的構(gòu)架；同時系統(tǒng)還具有大容量SDRAM數(shù)據(jù)存儲和USB高速數(shù)據(jù)接口能力。本文完成了高速信號處理平臺的硬件電路設(shè)計和系統(tǒng)重要子模塊的功能設(shè)計；通過對系統(tǒng)各模塊進行的功能驗證、測試及實驗結(jié)果表明：設(shè)計的高速信號處理平臺符合課題要求，加載了特定的算法后可應(yīng)用于無線電監(jiān)測領(lǐng)域。本文還研究了數(shù)字下變頻器(DDC)的

3、FPGA實現(xiàn)技術(shù)，通過引入System Generator軟件，為無線電監(jiān)測各算法的FPGA實現(xiàn)提供了一種全新的設(shè)計方法。 本文的主要工作如下： 1.分析了無線電監(jiān)測中的信號處理技術(shù)，結(jié)合高速信號處理器的特點，合作完成了用于無線電監(jiān)測的高速信號處理平臺的方案設(shè)計和各部分硬件電路設(shè)計。 2.獨立完成了高速信號處理平臺重要子模塊的功能設(shè)計。其中包括：高速數(shù)字接口與數(shù)據(jù)轉(zhuǎn)換模塊、共享總線DMA接口模塊、FPGA與DSP

4、的高速鏈路口通信模塊、USB接口控制器和固件程序、驅(qū)動程序、上位機程序的設(shè)計，以及Matlab對數(shù)據(jù)的后處理程序設(shè)計。 3.完成了系統(tǒng)各模塊的功能測試，各部分均運行正常，滿足系統(tǒng)設(shè)計要求。 4.針對具體的項目需求，對本系統(tǒng)進行了近一步的研究分析，并給出了包含AD6654芯片的多通道并行中頻模塊的方案設(shè)計。 5.分析了數(shù)字下變頻器的結(jié)構(gòu)，引入了System Generator for DSP軟件，并使用該方法實現(xiàn)了