版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、無線寬帶射頻芯片是限制無線通信產(chǎn)業(yè)發(fā)展的瓶頸,尤其是隨著器件工藝的發(fā)展,晶體管的尺寸越來越小,進(jìn)而伴隨著電源電壓也越來越低,還有消費(fèi)者對于電子產(chǎn)品功耗低、性能高、持續(xù)時間長、體積小等的要求,對射頻芯片的設(shè)計提出了更新更高的要求。因此,研發(fā)低功耗、高性能的射頻芯片是國內(nèi)外電子設(shè)計者的首要任務(wù)。
本論文深入研究了低電壓下基于直接變頻結(jié)構(gòu),應(yīng)用于無線射頻芯片中幾個關(guān)鍵的模擬基帶電路的解決方案,主要電路包括:低通濾波器、可變增益放大器
2、、直流失調(diào)電路和電池電子設(shè)備不可或缺的模塊-低壓降線性調(diào)節(jié)器。針對這些模塊提出了相關(guān)技術(shù)難點的解決方法并通過流片和芯片測試驗證了相關(guān)理論和設(shè)計方法。論文的主要內(nèi)容如下:
1.設(shè)計了三款應(yīng)用于無線局域網(wǎng)發(fā)射機(jī)的跨導(dǎo)-電容低通濾波器。濾波器分別采用跨導(dǎo)線性化技術(shù)、雙跨導(dǎo)抵消消除非線性技術(shù)和跨導(dǎo)線性環(huán)技術(shù),并帶有相應(yīng)的自動頻率調(diào)諧電路,在低電壓下,三款濾波器消耗電流分別為3.36mA、3.8mA、3.76mA,線性度測試結(jié)果分別為9
3、.5dBm、8.4dBm、13.46dBm,頻率校正后濾波器的截止頻率誤差限制在3%以內(nèi)。
2.設(shè)計了兩種基帶可變增益放大器:連續(xù)可變增益放大器和離散可變增益放大器。連續(xù)可變增益放大器基于0.35μm SiGe-BiCMOS工藝,采用一種新穎的與電流無關(guān)的跨導(dǎo)的可變增益放大器結(jié)構(gòu),使得增益為3dB時線性度提高到30.5dBv,電流損耗為13mA,電源電壓為3.3V。并詳細(xì)的分析了溫度補(bǔ)償和對數(shù)域線性補(bǔ)償原理,溫度補(bǔ)償和對數(shù)域增
4、益線性補(bǔ)償電路在0℃到100℃的溫度變化范圍內(nèi),增益線性偏差低于±0.5dB,其可變增益范圍為16dB(-10dB~6dB)。離散可變增益放大器采用基于運(yùn)放的閉環(huán)結(jié)構(gòu)提供-9dB~-7dB的增益變化,單運(yùn)放實現(xiàn)雙端轉(zhuǎn)單端功能,結(jié)構(gòu)簡單,在1.2V電源電壓下僅消耗0.3mA的電流,線性度高達(dá)32.5dBm。
3.針對直接變頻結(jié)構(gòu)的固有的直流失調(diào)問題,設(shè)計了一種新穎的直流失調(diào)消除(DCOC)電路。該電路采用混合信號消除直流失調(diào)的方
5、式,避免了傳統(tǒng)模擬直流失調(diào)系統(tǒng)環(huán)路中環(huán)路響應(yīng)速度與高通帶寬之間的折中問題,建立時間小于200μs,實測差分剩余直流誤差小于38mV。由1.2V電源供電時僅消耗196μA電流。
4.設(shè)計了兩種電池供電芯片系統(tǒng)關(guān)鍵電路模塊——低壓將線性調(diào)節(jié)器(LDO)。它們分別采用超級源跟隨器和低輸出阻抗兩種不同的緩沖放大器(buffer)結(jié)構(gòu)和補(bǔ)償方法,來確保環(huán)路負(fù)載電流范圍內(nèi)相位裕度都大于40deg,并提出一種新穎的過流保護(hù)和過熱保護(hù)電路,過
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 無線通信射頻接收機(jī)中模擬基帶電路的研究與設(shè)計.pdf
- 51186.基于gps射頻前端的基帶電路設(shè)計
- UHF RFID讀寫器芯片接收鏈路模擬基帶電路設(shè)計.pdf
- 手機(jī)基帶芯片中鎖相環(huán)時鐘產(chǎn)生電路設(shè)計.pdf
- 基帶芯片中CPU的低功耗設(shè)計.pdf
- WSN節(jié)點射頻芯片中PGA電路設(shè)計與實現(xiàn).pdf
- uhfrfid讀寫器芯片發(fā)送鏈路數(shù)字基帶電路設(shè)計
- 射頻識別標(biāo)簽芯片模擬部分的電路設(shè)計.pdf
- 超高頻射頻電子標(biāo)簽芯片中低功耗電路研究.pdf
- 基帶芯片中GST模塊驗證方法的研究與實現(xiàn).pdf
- UHF RFID讀寫器芯片發(fā)送鏈路數(shù)字基帶電路設(shè)計.pdf
- UHF RFID讀寫器芯片接收鏈路數(shù)字基帶電路設(shè)計.pdf
- 射頻接收機(jī)模擬基帶關(guān)鍵電路模塊的設(shè)計與研究.pdf
- WSN射頻收發(fā)芯片中低電壓中頻電路設(shè)計與實現(xiàn).pdf
- BOOST芯片中關(guān)鍵電路的設(shè)計.pdf
- 磁卡解碼芯片中基準(zhǔn)電路的設(shè)計研究.pdf
- 超寬帶射頻芯片中的頻率綜合器設(shè)計.pdf
- 應(yīng)用于超寬帶接收機(jī)的模擬基帶電路的研究與設(shè)計.pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計.pdf
- 高速SerDes芯片中鎖相環(huán)電路的研究.pdf
評論
0/150
提交評論