基于射頻采樣的多通道數(shù)據(jù)采集設(shè)計(jì)與實(shí)現(xiàn).pdf

1、射頻采樣模擬器件少、功耗低、靈活、性能高，在雷達(dá)接收機(jī)設(shè)計(jì)中使用越來(lái)越廣泛。隨著超大規(guī)模數(shù)字集成電路（VLSI）技術(shù)的迅猛發(fā)展，雷達(dá)系統(tǒng)設(shè)計(jì)趨勢(shì)是數(shù)字化、體積不斷縮小且性能得到有效提高。本文針對(duì)現(xiàn)代雷達(dá)高性能實(shí)時(shí)信號(hào)處理的需求，對(duì)多通道射頻采樣和高速串行通信進(jìn)行研究，所取得的主要研究成果為：
　　1、對(duì)雷達(dá)接收機(jī)采樣方式及性能指標(biāo)進(jìn)行研究。介紹了工程中常用到的三種不同的雷達(dá)接收機(jī)前端信號(hào)采樣方法?；谏漕l采樣頻率高、帶寬小的特點(diǎn)，

2、使用帶通采樣定理并確定采樣率。詳細(xì)闡述了信噪比增益、動(dòng)態(tài)范圍及接收機(jī)靈敏度之間的關(guān)系，并根據(jù)項(xiàng)目需求進(jìn)行主要器件選型，進(jìn)行硬件電路設(shè)計(jì)。
　　2、對(duì)基于射頻采樣的數(shù)字下變頻算法進(jìn)行研究。根據(jù)實(shí)際工程條件，給出四種不同的數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)，并分析各自的優(yōu)缺點(diǎn)及適用條件。針對(duì)高速射頻采樣，設(shè)計(jì)兩級(jí)DDC算法方案。解決了由于 NCO位寬不足而引入的頻偏問(wèn)題，并設(shè)計(jì)高性能抗混疊濾波器。給出兩種常用的測(cè)試動(dòng)態(tài)范圍的方法，并結(jié)合實(shí)測(cè)數(shù)據(jù)，得到

3、AD芯片及AD采集板的動(dòng)態(tài)范圍，其結(jié)果滿足接收機(jī)靈敏度的要求。另外，給出抗混疊濾波器的帶外抑制的測(cè)試方法，并結(jié)合實(shí)際測(cè)試數(shù)據(jù)，分析濾波器的凹口特性及對(duì)帶外信號(hào)的抑制能力。
　　3、對(duì)雷達(dá)接收機(jī)抗干擾算法進(jìn)行研究。為了提高雷達(dá)的抗干擾性能，給出兩種抗干擾措施：自適應(yīng)頻率捷變和窄脈沖剔除。詳細(xì)闡述了兩種抗干擾措施的應(yīng)用條件及原理，并給出基于FPGA的硬件實(shí)現(xiàn)方案。結(jié)合實(shí)測(cè)數(shù)據(jù)和終端效果觀測(cè)，其抗干擾效果良好。
　　4、對(duì)基于GT

4、X的高速串行通信進(jìn)行研究。針對(duì)高性能AD芯片數(shù)據(jù)傳輸速率高的問(wèn)題，在詳細(xì)分析高速傳輸協(xié)議JESD204B的協(xié)議內(nèi)容的基礎(chǔ)上，給出基于FPGA的開(kāi)發(fā)方案。給出一種基于GTX的靈活高效的自定義傳輸協(xié)議，用于板卡之間的光纖通信，并介紹其主要測(cè)試工具IBERT。
　　5、對(duì)FPGA規(guī)范化設(shè)計(jì)進(jìn)行研究?？偨Y(jié)基于FPGA的雷達(dá)信號(hào)處理設(shè)計(jì)流程，著重介紹了 FPGA程序開(kāi)發(fā)流程。然后給出基于 FPGA的自檢方案設(shè)計(jì)，并給出本次設(shè)計(jì)中的自檢方案。