UHF RFID閱讀器中頻率綜合器的設(shè)計(jì).pdf

1、本論文設(shè)計(jì)了RFID單芯片閱讀器中的頻率綜合器。采用UMC0.18umCMOS工藝,要求建立時(shí)間為100us,相位噪聲為-123dbc／hz@500khz,調(diào)諧范圍為800Mhz～950Mhz,頻道寬度為250khz的delta-sigma小數(shù)鎖相環(huán)。由于系統(tǒng)級(jí)的指標(biāo)要求,需要設(shè)計(jì)低相位噪聲、寬調(diào)諧范圍、快速的建立時(shí)間的頻率綜合器。為此,這里采用了delta-sigma調(diào)制器進(jìn)行調(diào)制,這樣既大大降低了傳統(tǒng)小數(shù)鎖相環(huán)存在的毛刺嚴(yán)重的問題,

2、同時(shí)能夠優(yōu)化鎖相環(huán)的相位噪聲性能。為了配合delta-sigma調(diào)制器的性能,采用了4階鎖相環(huán),高階鎖相環(huán)的穩(wěn)定性設(shè)計(jì)也是本論文設(shè)計(jì)的難點(diǎn)。為了簡化離散域上的數(shù)學(xué)模型,把它作為連續(xù)域的模型來處理,把PFD當(dāng)做是一個(gè)固定增益的模塊來仿真,需要環(huán)路帶寬小于參考頻率的1／10。為了同時(shí)滿足VCO寬調(diào)諧范圍和低VCO的增益,我們采用了數(shù)字開關(guān)電容陣列電路,同時(shí)也要自動(dòng)選帶等模塊,有效地解決了調(diào)諧范圍與鎖相環(huán)相位噪聲的矛盾。我們采用了高性能的電荷