加密算法的可重構(gòu)計算技術(shù)研究.pdf

1、該論文的研究工作是西北工業(yè)大學(xué)航空微電子中心承擔(dān)的國家自然基金項目"可重構(gòu)計算中控制配置策略研究"的一部分.可重構(gòu)計算技術(shù)是一個新興的研究領(lǐng)域,是指在數(shù)字系統(tǒng)制造完成以后,其硬件結(jié)構(gòu)可以根據(jù)需要重新配置的技術(shù).結(jié)合了通用處理器和專用處理器二者的優(yōu)點,在概念上既有ASIC一樣高效硬件電路實現(xiàn)也有類似于通用處理器的靈活性.目前大多數(shù)可重構(gòu)計算技術(shù)的研究成果基本由現(xiàn)場可編程門陣列器件FPGA和通用處理器構(gòu)成,由可編程器件提供對復(fù)雜運算的加速計

2、算能力.該論文主要研究可重構(gòu)計算技術(shù)在加密方面的應(yīng)用基礎(chǔ)問題.加密算法有許多種,即使對于同一種加密算法,因密鑰長度或迭代深度的不同而使得硬件實現(xiàn)有所差異.在現(xiàn)場可編程邏輯陣列FPGA上,實現(xiàn)多種加密算法以及不同長度密鑰的RSA算法的可重構(gòu),在目前對開展可重構(gòu)計算技術(shù)在加密方面的應(yīng)用基礎(chǔ)研究和研發(fā)有自主版權(quán)的加密硬件技術(shù)有一定的意義.該論文主要的研究工作:<1>對現(xiàn)有的對稱加密算法DES算法和非對稱加密算法RSA算法進(jìn)行分析,使其易用硬件

3、實現(xiàn);<2>基于可重構(gòu)思想和特點,完成64位DES算法和256位~1024位模長RSA算法的可重構(gòu)硬件的設(shè)計;<3>采用自頂向下的設(shè)計方法,利用HDL語言對DES/RSA設(shè)計進(jìn)行功能描述,并完成軟件仿真,綜合和布線;<4>在可重構(gòu)計算驗證平臺上進(jìn)行算法驗證,并對設(shè)計的可重構(gòu)和設(shè)計的進(jìn)一步優(yōu)化進(jìn)行討論.該課題的設(shè)計與實現(xiàn)以航空微電子中心的可重構(gòu)計算系統(tǒng)為硬件環(huán)境,此系統(tǒng)由通用處理器和現(xiàn)場可編程陣列邏輯組成,是混合系統(tǒng),在當(dāng)前一些應(yīng)用領(lǐng)域如