面向IXP網(wǎng)絡處理器的位域優(yōu)化和內(nèi)聯(lián)優(yōu)化.pdf

1、網(wǎng)絡處理器是針對網(wǎng)絡處理而優(yōu)化設計的專用指令集處理器。其底層硬件體系結(jié)構(gòu)經(jīng)過特殊的設計能夠以線速率處理和傳輸網(wǎng)絡數(shù)據(jù)包。但程序員為了編寫有效的網(wǎng)絡處理程序必須熟悉網(wǎng)絡處理器底層硬件結(jié)構(gòu)，這樣編寫出的程序雖然效率較高，但是重J{J性和移植性都較差；并且隨著網(wǎng)絡處理器體系結(jié)構(gòu)的不斷復雜，程序員的負擔將更重。為此需要提供一種高層的，包含語言、編譯器、運行時系統(tǒng)的綜合編程環(huán)境讓程序員能夠更加有效的寫程序而不需要關(guān)注硬件細節(jié)。為程序員提供了靈活的

2、編程接口，可以通過軟件實現(xiàn)各種網(wǎng)絡處理協(xié)議和服務，降低了丌發(fā)成本和開發(fā)周期。 網(wǎng)絡處理器的特殊體系結(jié)構(gòu)為編譯技術(shù)提供了新的機會，本文分為兩個獨立的部分介紹了在網(wǎng)絡處理器IXP編程環(huán)境項目中實現(xiàn)的兩個針對其體系結(jié)構(gòu)的編譯優(yōu)化技術(shù)一一位域優(yōu)化和內(nèi)聯(lián)優(yōu)化。 位域優(yōu)化是一種針對IXP中位操作指令集的窺孔優(yōu)化技術(shù)。通過向傳統(tǒng)的數(shù)據(jù)流分析技術(shù)中引入位信息，建立基于位信息的定值-使用和使用-定值鏈，以及使用模式匹配技術(shù)進行指令合并。實