SDH多功能測(cè)試儀方案及關(guān)鍵模塊的FPGA實(shí)現(xiàn)研究.pdf

1、伴隨著SDH光網(wǎng)絡(luò)及網(wǎng)絡(luò)設(shè)備的迅速發(fā)展，相應(yīng)的測(cè)試設(shè)備發(fā)展前景巨大。
　　 國內(nèi)外已研制出多種SDH測(cè)試設(shè)備，但國內(nèi)的測(cè)試設(shè)備功能有限，不能滿足日益增加的測(cè)試需求，而國外的測(cè)試設(shè)備價(jià)格昂貴，無法大量應(yīng)用于我國通信產(chǎn)品的研制與生產(chǎn)測(cè)試。因此，深入研究SDH測(cè)試儀的核心部件-測(cè)試數(shù)據(jù)處理器及其核心模塊AAL5處理模塊和數(shù)據(jù)通信接口的FPGA實(shí)現(xiàn)，對(duì)于打破國外寬帶測(cè)試設(shè)備的技術(shù)和價(jià)格壟斷，研制高性能國產(chǎn)SDH測(cè)試儀和具有自主知識(shí)產(chǎn)權(quán)的

2、AAL5芯片，具有重要的實(shí)用價(jià)值。
　　 本文源于國家863計(jì)劃重點(diǎn)項(xiàng)目“基于PCE的多層多域光網(wǎng)絡(luò)關(guān)鍵技術(shù)研究與實(shí)驗(yàn)系統(tǒng)”，是項(xiàng)目面向應(yīng)用的延伸。在分析國內(nèi)外SDH測(cè)試儀的研究現(xiàn)狀的基礎(chǔ)上，設(shè)計(jì)了應(yīng)用于ATM和PoS(Packet over SDH)網(wǎng)絡(luò)性能分析的多功能測(cè)試儀整體實(shí)現(xiàn)方案；根據(jù)AAL5協(xié)議規(guī)范、UTOPIA Level 2和UTOPIA Level3接口規(guī)范，重點(diǎn)研究了關(guān)鍵模塊的FPGA實(shí)現(xiàn)；在ALTERA公司