DC-DC轉換器中雙延遲鏈ADC模塊的設計.pdf

1、模數(shù)轉換器(ADC)是模擬信號向數(shù)字信號轉換的接口電路，在現(xiàn)代信號處理系統(tǒng)中被廣泛使用。延遲鏈模數(shù)轉換器由于其本身結構的特點，而具有高速、結構簡單的優(yōu)點，其功耗也較低，因此備受關注。本文基于對延遲鏈模數(shù)轉換器工作原理和結構的研究，提出了雙延遲鏈結構的模數(shù)轉換器。建立了模型并分析關鍵模塊對結果的影響，設計了一款4位16兆赫茲的雙延遲鏈模數(shù)轉換器及其版圖。雙延遲鏈模數(shù)轉換器有效的抵消了延遲鏈結構的模數(shù)轉換器由于工藝偏差、溫度等因素造成的影響

2、，而且不需要外接控制信號。
　　 本文工作主要包括下面四個部分：1、從延遲鏈模數(shù)轉換器的原理著手，分析了雙延遲鏈ADC的原理。由于雙延遲鏈模數(shù)轉換器結構和性能的不同，電路設計中采用的模塊也不同，因此文中詳細分析了雙延遲鏈模數(shù)轉換器中采用的技術以及隨著工藝和設計水平的提高出現(xiàn)的新的設計技術。2、基于SMIC0．5μ m CMOS混合信號工藝，設計和仿真了4位16兆赫茲的雙延遲鏈模數(shù)轉換器中的電路。設計的模塊主要有：(1)主延遲鏈；

3、(2)輔延遲鏈；(3)采樣延遲鏈；(4)緩沖器；(5)譯碼器；(6)4位減法器。對各個電路模塊進行了系統(tǒng)的分析，分析了各模塊的作用及優(yōu)缺點。3、進行了系統(tǒng)仿真，結果表明在輸入斜坡信號時，未丟碼，分析結果表明DNL=1．3LSB，INL=1．65LSB：在輸入200K赫茲正弦信號，采樣頻率為10兆赫茲時，轉換結果正確，分析結果表明SNDR=5．0389dB。4、最后設計了電路的版圖，完成了后仿。并對比前仿、后仿的結果，誤差很小。