網(wǎng)絡(luò)加密卡的研究與設(shè)計(jì).pdf

1、隨著互聯(lián)網(wǎng)的飛速發(fā)展和全球信息化進(jìn)程的推進(jìn)，網(wǎng)絡(luò)安全問(wèn)題也日益加劇。而密碼技術(shù)是保證信息安全的重要手段，是信息安全的核心。在各種密碼算法中，分組密碼具有加解密速度快、易于標(biāo)準(zhǔn)化和便于軟硬件實(shí)現(xiàn)等優(yōu)點(diǎn)，通常是信息安全中實(shí)現(xiàn)數(shù)據(jù)加密、數(shù)字簽名和密鑰管理的核心體制。AES算法是分組密碼算法中具有代表性的一個(gè)算法。
　　 論文詳細(xì)的介紹了AES算法的實(shí)現(xiàn)原理和加密過(guò)程，并針對(duì)FPGA具有設(shè)計(jì)靈活、可靠性高、擴(kuò)展性好等一系列優(yōu)點(diǎn)，論文利用

2、VHDL語(yǔ)言在FPGA中實(shí)現(xiàn)了AES算法。并且論文給出了算法在FPGA中的字節(jié)替換與行變換合并、列混合和逆列混合運(yùn)算等的優(yōu)化，從而在實(shí)現(xiàn)上大大減少了硬件使用面積，較大提高了硬件加/解密速度，在面積和速度綜合考慮上達(dá)到了一個(gè)較好的平衡。
　　 基于FPGA的AES算法的優(yōu)化實(shí)現(xiàn)為網(wǎng)絡(luò)加密卡的設(shè)計(jì)搭建了一個(gè)良好的平臺(tái)。在掌握網(wǎng)絡(luò)傳輸協(xié)議、數(shù)據(jù)傳輸原理的基礎(chǔ)上，論文首先從網(wǎng)卡的總體架構(gòu)設(shè)計(jì)開(kāi)始，在PCI和網(wǎng)卡芯片之間，設(shè)計(jì)加入了FPG