數(shù)字相位計(jì)的研究與設(shè)計(jì).pdf

1、目前相位測(cè)量技術(shù)的研究在很多領(lǐng)域得到重視和發(fā)展，國(guó)內(nèi)外提出了很多高精度的測(cè)量算法，而數(shù)字信號(hào)處理(DSP)技術(shù)可以有效地運(yùn)用于信號(hào)參數(shù)的高精度測(cè)量，為實(shí)現(xiàn)復(fù)雜測(cè)量算法提供保證。本論文主要以DSP與CPLD為系統(tǒng)硬件核心，并結(jié)合測(cè)量算法方案，設(shè)計(jì)出一套較完整的數(shù)字相位測(cè)量系統(tǒng)，提高了相位和頻率的測(cè)量精度(準(zhǔn)確度)。 論文首先詳細(xì)研究幾種主要測(cè)相算法，通過(guò)Matlab仿真分析這些算法的特點(diǎn)，提出了一套測(cè)量算法方案：先利用一階線性插值

2、法粗測(cè)頻，再利用自適應(yīng)Notch濾波法細(xì)測(cè)頻，最后利用最小二乘法測(cè)相。 在數(shù)字測(cè)相系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)中，主要完成硬件電路設(shè)計(jì)和軟件開(kāi)發(fā)兩部分任務(wù)。系統(tǒng)硬件電路設(shè)計(jì)任務(wù)主要包括模擬信號(hào)調(diào)理電路，數(shù)字信號(hào)處理模塊，DSP接口電路，系統(tǒng)電源電路的設(shè)計(jì)與調(diào)試工作；系統(tǒng)軟件開(kāi)發(fā)主要完成了CPLD邏輯代碼的編寫，測(cè)量算法的DSP軟件調(diào)試與實(shí)現(xiàn)，主機(jī)顯控軟件的設(shè)計(jì)。 最后，為驗(yàn)證系統(tǒng)的實(shí)際測(cè)量性能，搭建以FPGA為核心的測(cè)試平臺(tái)，該測(cè)試平