基于FPGA的E1-E2準同步數(shù)字復(fù)接技術(shù)的研究.pdf

1、數(shù)字復(fù)接就是依據(jù)時分復(fù)用原理完成數(shù)碼合并的一種技術(shù)。在數(shù)字通信網(wǎng)中,數(shù)字復(fù)接不僅僅是與信源編碼、數(shù)字傳輸、數(shù)字交換相并列的專門技術(shù),而且還是網(wǎng)同步中的幀調(diào)整、線路集中器中的線路復(fù)用及數(shù)字交換中的時分接續(xù)等技術(shù)的基礎(chǔ)。近年來,隨著用戶需求的變化和傳輸技術(shù)的發(fā)展,光通信領(lǐng)域的準同步數(shù)字系列(Plesiochronous Digital Hierarchy,簡稱PDH)正逐漸被同步數(shù)字系列(Synchronous Digital Hierar

2、chy,簡稱SDH)所取代,但是PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設(shè)計不同的方案,在某些特定的接入場合(例如對傳輸容量需求不大)仍具有一定優(yōu)勢。論文對準同步數(shù)字復(fù)接和分接關(guān)鍵技術(shù)進行了深入的研究,根據(jù)現(xiàn)實需要,設(shè)計了一個四路E1(歐洲的30路脈沖編碼調(diào)制,或稱基群,速率2.048Mbps)/E2(二次群,速率8.448Mbps)準同步數(shù)字復(fù)接系統(tǒng)的FPGA方案,其主要功能可由單片F(xiàn)PGA實現(xiàn),該解決方案

3、在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢。本文首先簡要概述了數(shù)字復(fù)接技術(shù)的發(fā)展現(xiàn)狀,以及現(xiàn)場可編程門陣列FPGA在通信領(lǐng)域的應(yīng)用優(yōu)勢?；跀?shù)字復(fù)接的原理,并根據(jù)設(shè)計目標,確立了適合本課題的準同步數(shù)字復(fù)接系統(tǒng)方案。其次,詳細描述了系統(tǒng)復(fù)接端和分接端各單元電路,包括HDB3編/譯碼,正碼速調(diào)整/恢復(fù),位同步、幀同步信號提取,E1/E2信號復(fù)接和分接的設(shè)計思想及實現(xiàn)方法。重點介紹了作為準同步復(fù)接核心部分的正碼速調(diào)整/恢復(fù)模塊,對該