基于異構(gòu)多核平臺(tái)的優(yōu)化編程研究.pdf

1、過去幾十年來，代表CPU性能的主頻在不斷的提高，但由于生產(chǎn)工藝、功耗以及架構(gòu)設(shè)計(jì)等原因使得主頻之路已經(jīng)走到了盡頭。在無法進(jìn)一步提高處理器主頻的情況下，CPU進(jìn)入了多核時(shí)代。對于計(jì)算密集型的應(yīng)用，由若干個(gè)完全相同處理器核心構(gòu)成的同構(gòu)多核CPU并不是最好的方案。因此，出現(xiàn)了以通用CPU加專用加速核心構(gòu)成的異構(gòu)計(jì)算平臺(tái)，并且逐漸成為高性能計(jì)算領(lǐng)域的主流架構(gòu)。這種底層硬件架構(gòu)的革新也給在它上面的程序開發(fā)帶來重大改變。而目前的異構(gòu)多核平臺(tái)都面臨著

2、性能調(diào)優(yōu)困難和編程復(fù)雜的問題。如何簡化編程，如何充分發(fā)揮異構(gòu)多核平臺(tái)的性能是程序開發(fā)方面不得不面臨的挑戰(zhàn)。
　　 在異構(gòu)多核計(jì)算平臺(tái)上，專用加速核心是提供計(jì)算能力的主要部件，如何挖掘加速核心的處理能力是影響整體性能的關(guān)鍵。本研究提出了基于異構(gòu)多核平臺(tái)的多粒度并行優(yōu)化策略，基于該模型實(shí)現(xiàn)的應(yīng)用能最大限度地使用專用加速核心硬件計(jì)算資源，由此，總結(jié)出在異構(gòu)多核平臺(tái)上的專用加速核心端進(jìn)行性能調(diào)優(yōu)的一般規(guī)律。
　　 現(xiàn)代異構(gòu)計(jì)算平

3、臺(tái)的異構(gòu)多核架構(gòu)中，加速核心通常用于計(jì)算，但平臺(tái)上的多核CPU的計(jì)算能力同樣很強(qiáng)大。為了利用CPU的計(jì)算能力，針對數(shù)據(jù)并行應(yīng)用，提出了異構(gòu)數(shù)據(jù)并行模型，該異構(gòu)數(shù)據(jù)并行模型通過對CPU和加速核心間負(fù)載的合理劃分，使得CPU和專用計(jì)算核心間的負(fù)載達(dá)到均衡。在利用專用加速核心計(jì)算能力的同時(shí)，充分發(fā)揮多核CPU的計(jì)算能力，從而提高系統(tǒng)整體的性能。
　　 同樣是為了利用多核CPU的計(jì)算性能，對于一些流式數(shù)據(jù)并行計(jì)算的應(yīng)用，提出了流式計(jì)算模

4、型，該模型是由CPU、加速核心以及它們之間的數(shù)據(jù)通信組成一條三階段的流水線。CPU端對輸入數(shù)據(jù)進(jìn)行初步處理，過濾掉部分無需APU處理的數(shù)據(jù)，這樣做一方面減少了CPU與加速核心之間的巨大的通信延遲；另一方面也降低專用加速核心的負(fù)載。通過調(diào)整CPU端的過濾的精度來協(xié)調(diào)CPU和專用加速核心之間的負(fù)載，使流水線處于充盈狀態(tài)，以達(dá)到整體的性能最優(yōu)。在異構(gòu)多核計(jì)算平臺(tái)中，由于CPU和加速核心在存儲(chǔ)系統(tǒng)上具有不同的特點(diǎn)并具有各自獨(dú)立的地址空間，導(dǎo)致C

5、PU和加速核心之間的數(shù)據(jù)傳輸是消息驅(qū)動(dòng)的傳輸方式。在進(jìn)行應(yīng)用開發(fā)時(shí)，CPU和加速核心之間數(shù)據(jù)傳輸需要程序員顯式調(diào)用API來進(jìn)行，增加了編程的復(fù)雜性，加重了程序員的負(fù)擔(dān)。通過在NVIDIA GPU平臺(tái)上基于CUDA編程環(huán)境設(shè)計(jì)并實(shí)現(xiàn)了memCUDA原型系統(tǒng)，memCUDA通過擴(kuò)展CUDA的關(guān)鍵字，利用源到源的代碼轉(zhuǎn)換，實(shí)現(xiàn)了設(shè)備內(nèi)存到主內(nèi)存的映射，從而屏蔽掉數(shù)據(jù)傳輸和設(shè)備內(nèi)存的操作，簡化編程。同時(shí)，通過優(yōu)化異步執(zhí)行的方式，對符合條件的應(yīng)用