數(shù)字通信系統(tǒng)中高性能前向糾錯(cuò)碼(FEC)譯碼算法及其VLSI實(shí)現(xiàn)研究.pdf

1、從上世紀(jì)開(kāi)始，信息理論、通信技術(shù)和半導(dǎo)體技術(shù)經(jīng)歷了深入而廣泛的研究和發(fā)展。糾錯(cuò)碼技術(shù)，即信道編解碼技術(shù)，占據(jù)重要的地位，是信息高速、可靠傳輸?shù)年P(guān)鍵技術(shù)之一。在高速數(shù)字通信系統(tǒng)中，先進(jìn)的前向糾錯(cuò)碼(FEC)技術(shù)大量采用，是基帶接收機(jī)中的設(shè)計(jì)難點(diǎn)，因此，高性能FEC譯碼芯片設(shè)計(jì)具有重要的現(xiàn)實(shí)意義和應(yīng)用前景。
　　在FEC技術(shù)中，低密度奇偶校驗(yàn)(LDPC)碼和里德所羅門(RS)碼是目前應(yīng)用最廣泛的兩種線性分組碼：前者被廣泛應(yīng)用在數(shù)字音視

2、頻廣播系統(tǒng)(如DVB-S2，DTMB，CMMB)和高速數(shù)據(jù)通信系統(tǒng)(如WiMAX，10Gbase-T，WLAN和WPAN)中；后者被應(yīng)用于CMMB，DVB-T，ISDB-T，ATSC和DVB-C等系統(tǒng)中。軟判決譯碼算法具有優(yōu)異的糾錯(cuò)性能，隨之而來(lái)的是譯碼復(fù)雜度、芯片面積、功耗、譯碼延時(shí)等設(shè)計(jì)挑戰(zhàn)。具體而言，LDPC譯碼器布線復(fù)雜度高，芯片利用率低，成本高，并且具有較高的功耗；同時(shí)，LDPC譯碼器面臨來(lái)自不同應(yīng)用系統(tǒng)的苛刻的設(shè)計(jì)要求。近年

3、來(lái)發(fā)展起來(lái)的RS軟判決譯碼算法，糾錯(cuò)性能比傳統(tǒng)的RS硬判決譯碼大大提高，但是復(fù)雜度成倍增長(zhǎng)；特別是數(shù)字音視頻廣播系統(tǒng)面臨低功耗、低成本、小型化和可移動(dòng)性的設(shè)計(jì)需求。因此，高性能RS譯碼器的實(shí)現(xiàn)代價(jià)和功耗都需要進(jìn)一步降低。
　　本論文主要研究上述兩種FEC譯碼器的VLSI實(shí)現(xiàn)方法，主要包括：算法到譯碼器架構(gòu)的映射、VLSI結(jié)構(gòu)設(shè)計(jì)和芯片實(shí)現(xiàn)?；诮档蛷?fù)雜度的軟判決譯碼算法、合理的并行度選擇和存儲(chǔ)器設(shè)計(jì)、流水線技術(shù)、提前終止技術(shù)、降低