基于ARM微處理器的可觀測性設計與實現(xiàn).pdf

1、隨著計算機和微電子技術(shù)持續(xù)進步，在微處理器設計教學環(huán)節(jié)，如何增強微處理器架構(gòu)學習中的直觀性、提高學習效率是國內(nèi)外相關教學研究的重要部分。本文在完成一個基于兼容ARM內(nèi)核的微處理器系統(tǒng)實現(xiàn)工作的基礎上，通過增加內(nèi)部觀測模塊，提高全系統(tǒng)可觀測性，搭建了一個具有一定可觀測性能力的微處理器架構(gòu)實驗平臺。該平臺可應用到微處理器體系結(jié)構(gòu)學習中，讓學生更加直觀的學習了解微處理器的內(nèi)部結(jié)構(gòu)與工作原理。
　　本文首先完成了一款32位RISC體系結(jié)構(gòu)

2、微處理器設計實現(xiàn)工作，該微處理器具有指令簡單、兼容性好的特點，結(jié)構(gòu)上采用典型的3級流水線技術(shù)，集成有指令和數(shù)據(jù)共享緩存。其次，通過Wishbone總線將該處理器與中斷控制器、外部存儲器等外設，組成完整的片上系統(tǒng)。最后，根據(jù)微處理器架構(gòu)教學目標，通過在該片上系統(tǒng)中增加可觀測硬件模塊，實現(xiàn)對微處理器系統(tǒng)主要功能單元運行狀態(tài)的采集、存儲與回放，滿足對微處理器內(nèi)部的運行狀態(tài)觀測的要求。
　　論文完成了片上系統(tǒng)內(nèi)部觀測子系統(tǒng)結(jié)構(gòu)設計，完成了