分布式CDMA2000數(shù)字智能直放站的設(shè)計與實現(xiàn).pdf

1、隨著移動通信技術(shù)的飛速發(fā)展，移動用戶數(shù)量呈現(xiàn)出迅猛增長的態(tài)勢，同時用戶對室內(nèi)數(shù)據(jù)業(yè)務(wù)傳輸速率的要求也不斷提高，這些都對基站的覆蓋能力提出了重大的挑戰(zhàn)，直放站的出現(xiàn)較好地解決了信號覆蓋差的問題。CDMA2000(Code Division Multiple Access2000)是3G移動通信標(biāo)準(zhǔn)之一，目前由中國電信使用運(yùn)營，因其技術(shù)兼容性好，穩(wěn)定性強(qiáng)，可靠性高等優(yōu)勢而被廣泛應(yīng)用于現(xiàn)代移動通信領(lǐng)域。
　　本文主要設(shè)計實現(xiàn)了一種基于光

2、纖和超五類雙絞線拉遠(yuǎn)的CDMA2000數(shù)字智能直放站。整個直放站系統(tǒng)以可編程邏輯門器件FPGA(Field-Programmable Gate Array)為硬件平臺，以硬件描述語言Verilog HDL(Hardware Description Language)為編程語言，以硬件設(shè)計工具Xilinx ISE12.3為開發(fā)環(huán)境。本次設(shè)計主要分為兩個階段：硬件電路設(shè)計和FPGA編程。硬件電路設(shè)計主要分成四個模塊：電源模塊、數(shù)字信號處理模

3、塊、光纖傳輸模塊和超五類雙絞線傳輸模塊。FPGA編程主要包括FIR濾波器模塊、高速數(shù)據(jù)傳輸模塊、光纖傳輸中的8B/10B編解碼模塊等。
　　基于超五類雙絞線的高速數(shù)據(jù)傳輸模塊是硬件電路設(shè)計階段的難點(diǎn)，需要完成速率高達(dá)288Mbps的遠(yuǎn)距離數(shù)據(jù)傳輸（傳輸距離為50米）。本次設(shè)計采用低電壓差分(Low-Voltage Differential Signaling，LVDS)電平標(biāo)準(zhǔn)實現(xiàn)基于超五類雙絞線的高速數(shù)據(jù)傳輸，LVDS最大的優(yōu)勢

4、在于保證高數(shù)據(jù)傳輸率的同時消耗較低的功率，且采用差分傳輸方式，抗干擾能力強(qiáng)，可靠性高。高速數(shù)字信號處理對FPGA性能和速度上的要求非常高，為降低整個系統(tǒng)的運(yùn)行時鐘頻率，本次設(shè)計采用串并轉(zhuǎn)換芯片（MAX9205/MAX9206）來實現(xiàn)1路高速串行信號和10路低速并行信號之間的相互轉(zhuǎn)換，同時這對串并轉(zhuǎn)換芯片具有自同步的功能，可以減小傳輸過程中的同步開銷，從而大大降低了本次設(shè)計的復(fù)雜度。
　　在FPGA編程階段，首先設(shè)計了一個FIR濾波

5、器，用于在數(shù)字域進(jìn)一步過濾CDMA2000信號；然后根據(jù)具體設(shè)計的要求和限制，采用一種自定義的數(shù)據(jù)傳輸協(xié)議封裝CDMA2000數(shù)據(jù)和監(jiān)控數(shù)據(jù)，完成高速數(shù)據(jù)的發(fā)送和接收；最后在光纖傳輸模塊中實現(xiàn)8B/10B編解碼。以上功能模塊主要是在 Xilinx ISE12.3開發(fā)環(huán)境中采用verilog編程語言開發(fā)實現(xiàn)的，并通過Modelsim軟件進(jìn)行時序仿真，通過分析時序波形圖來驗證程序的正確性。
　　本文設(shè)計實現(xiàn)了CDMA2000數(shù)字智能直