2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩70頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著經(jīng)濟(jì)的發(fā)展,能源問題受到了廣泛關(guān)注。在風(fēng)力發(fā)電中,風(fēng)速風(fēng)向的測(cè)量起著重要的作用。超聲波風(fēng)速儀是近年來受到重視的風(fēng)速測(cè)量?jī)x表,本文超聲波風(fēng)速風(fēng)向儀的核心部件是32位NIOS II軟核。軟核可以靈活的定制,構(gòu)建片上系統(tǒng),性能強(qiáng)大。本文首先分析了超聲波測(cè)流速的方法,包括多普勒法、時(shí)差法、和相關(guān)法。并且對(duì)相關(guān)法測(cè)量風(fēng)速風(fēng)向進(jìn)行了深入的研究,對(duì)系統(tǒng)的構(gòu)建加以分析,完成基于SOPC超聲波風(fēng)速風(fēng)向測(cè)量系統(tǒng)的整體設(shè)計(jì)。包括前端采集電路的設(shè)計(jì),SOP

2、C的硬件構(gòu)架,軟件設(shè)計(jì),顯示模塊設(shè)計(jì)。
  前端和外圍電路的設(shè)計(jì)主要包括驅(qū)動(dòng)信號(hào)的產(chǎn)生,數(shù)據(jù)采集控制電路,和FPGA的外圍電路。在傳統(tǒng)型DDS技術(shù)的基礎(chǔ)上對(duì)基于CORDIC算法的DDS進(jìn)行了研究,實(shí)現(xiàn)了正弦波信號(hào)的產(chǎn)生。數(shù)據(jù)采集電路主要包括放大電路、AD轉(zhuǎn)換、FIFO等。FPGA的外圍電路主要有電源電路、時(shí)鐘電路、調(diào)試和配置電路、通信電路和顯示模塊的電路。
  本課題使用的FPGA芯片是altera公司的EP2C8Q208,

3、選擇該器件構(gòu)建工程,完成SOPC系統(tǒng)的整體硬件架構(gòu)。主要包括:SDRAM控制器、EPCS串行控制器、定時(shí)器控制器、PIO控制器、JTAG_UART控制器和UART控制器等。然后為系統(tǒng)設(shè)計(jì)了自定義用戶組件 ADC和 DAC,分別用于數(shù)據(jù)采集的模數(shù)轉(zhuǎn)換和超聲波換能器驅(qū)動(dòng)的模數(shù)轉(zhuǎn)換。將各組件整體連結(jié),生成 SOPC系統(tǒng)。硬件系統(tǒng)生成后在EDS嵌入式開發(fā)包中進(jìn)行軟件開發(fā),分別對(duì)各子模塊進(jìn)行了在線測(cè)試,分析測(cè)得的數(shù)據(jù),以驗(yàn)證子模塊的可靠性。系統(tǒng)設(shè)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論