高性能BiCMOS觸發(fā)器設計.pdf

1、隨著集成電路集成度越來越高，速度越來越快，功能越來越強大，集成電路對高速和低功耗的需求也越來越高。觸發(fā)器是數(shù)字集成電路中的關鍵部件，對數(shù)字集成電路系統(tǒng)的性能有重要影響，高性能觸發(fā)器的設計一直是數(shù)字系統(tǒng)設計的重要任務。
　　 BiCMOS工藝是將CMOS和雙極型器件同時集成在一塊芯片上的技術，使設計的電路既有CMOS電路的高集成度，低功耗的優(yōu)點，又有雙極型電路的高速大驅動能力的優(yōu)勢，已經(jīng)成為目前國際學術界研究的熱點之一。與傳統(tǒng)的主

2、從型觸發(fā)器相比，脈沖型觸發(fā)器具有結構簡單、軟邊沿、低延時等優(yōu)點，因此得到越來越廣泛的應用。本文提出了一種基于BiCMOS的脈沖式觸發(fā)器的通用結構和設計方法，并設計出三種性能優(yōu)異的BiCMOS雙邊沿脈沖式D觸發(fā)器(PNP-PNP-DEDFF、PNP-NPN-DEDFF和NPN-NPN-DEDFF)；為了在雙電源供電的高性能電路中完成電平轉換功能，本文提出了基于BiCMOS的脈沖式電平轉換觸發(fā)器的通用結構和設計方法，并設計了三種性能優(yōu)異的B

3、iCMOS雙邊沿脈沖式電平轉換觸發(fā)器(PNP-PNP-DELCFF、NPN-NPN-DELCFF和PNP-NPN-DELCFF)。
　　 MCML(MOS Current-Mode Logic)電路由于具有高速低擺幅，抗串擾能力強等特點，特別是適合在高頻高速下工作的優(yōu)點，越來越受到廣泛重視。多值信號可以提高傳輸線與集成電路的信息密度和處理信息的能力，為解決集成電路中互連線增多帶來的一系列問題提供了一種有效的解決方法。本文基于MC

4、ML結構和多值設計理論，提出了一種新型的MCML三值D型觸發(fā)器(MCML-TDFF)和一種MCML四值D型觸發(fā)器(MCML-QDFF)，在此基礎上，設計了一種基于BiCMOS工藝的高性能CML三值D型觸發(fā)器(BiCMOS-CML-TDFF)，很好的結合了BiCMOS電路和CML結構的優(yōu)點，適合于高速和高工作頻率的多值電路。
　　 本文所設計的觸發(fā)器均采用TSMC180nm工藝，使用HSPICE進行模擬和驗證，結果表明，所設計的觸

5、發(fā)器均具有正確的邏輯功能和良好的瞬態(tài)特性。設計的三種BiCMOS雙邊沿脈沖式D型觸發(fā)器PNP-PNP-DEDFF、PNP-NPN-DEDFF和NPN-NPN-DEDFF與已有文獻提出的三種先進的BiCMOS D型觸發(fā)器相比，功耗分別減少78-4％～91.2％，80.8％～92.1％和80.0％～91.8％，PDP分別減少48.1％～95.5％，49.1％～95.6％和45.5％～95.3％。同時，所設計的BiCMOS雙邊沿脈沖式D型觸發(fā)

6、器能很好的驅動500fF的大負載，遠遠超過CMOS脈沖式D型觸發(fā)器的驅動能力。設計的三種BiCMOS雙邊沿脈沖式電平轉換觸發(fā)器PNP-PNP-DELCFF、NPN-NPN-DELCFF和PNP-NPN-DELCFF與已有文獻提出的三種先進的電平轉換觸發(fā)器相比，D-Q延時分別減小15.5％～48.5％，3.5％～41.2％和8.1％～43.9％，PDP分別減少9.2％～48.9％，3.0％～42.7％和3.7％～43.1％。同時，新設計的

7、BiCMOS雙邊沿脈沖式電平轉換觸發(fā)器能很好的驅動100fF的大負載，大大超過CMOS脈沖式電平轉換觸發(fā)器的驅動能力。新設計的MCML三值D型觸發(fā)器MCML-TDFF和基于BiCMOS工藝的CML三值D型觸發(fā)器BiCMOS-CML-TDFF與已有文獻提出的三種先進的三值D型觸發(fā)器相比，平均D-Q延時分別減少了94.8％～98.1％和95.6％～98.4％，PDP分別減少了29.7％～75.1％和16.2％～70.4％。因此，利用本文提出