TD-LTE射頻一致性測試儀基帶處理平臺接口設計與實現(xiàn).pdf

1、本文是基于作者所參與的國家重大專項——《TD-LTE射頻一致性測試系統(tǒng)》——項目而撰寫的。根據(jù)作者所承擔的工作，本文主要研究內容是TD-LTE終端射頻一致性測試儀中的基帶處理平臺接口的設計與實現(xiàn)?；鶐幚戆迨菧y試儀的關鍵部分，主要進行基帶數(shù)據(jù)的處理。為了滿足TD-LTE的高數(shù)據(jù)速率，高性能的要求，基帶處理板需要擁有高性能處理芯片和豐富的接口設計來實現(xiàn)。
　　 在LTE系統(tǒng)中，物理層處理的數(shù)據(jù)量最大。而在本項目的設計中，對物理層算

2、法與程序的運行主要是在DSP上，同時需要將數(shù)據(jù)通過高速接口進行傳輸，因此DSP上的接口設計與實現(xiàn)尤為重要。本文以DSP芯片為核心，完成了TD-LTE射頻一致性測試儀中的基帶處理平臺部分主要接口的設計與實現(xiàn)。這些接口包括IIC, McBSP, EMIF, SRIO和EMAC。
　　 為了實現(xiàn)基帶板在測試平臺中的硬件封裝，在基帶板上電后，需要讓程序進行自動運行而不需要使用開發(fā)軟件重新加載代碼，這就意味著Bootloader的實現(xiàn)具有

3、重要意義。因此，本文在第五章第四節(jié)研究并實現(xiàn)了基于EMIF接口的FLASH上電自啟動，同時在設計中對鏡像文件的導出方法上做出了改進，并與傳統(tǒng)方法進行了比較分析。與傳統(tǒng)方案對比，新的方法具有操作性與穩(wěn)定性強的特點。
　　 在物理層Turbo譯碼算法的實現(xiàn)設計中，對Turbo譯碼的進行編程實現(xiàn)在實際應用中非常耗時。由于Turbo譯碼程序運行占用大量時間，在20M帶寬下，有些子幀的數(shù)據(jù)處理在一個子幀周期內甚至無法完成。如果在FPGA中

4、進行Turbo譯碼的運算，雖然Turbo譯碼的運算速度相對提高了，但DSP需要把將要進行Turbo譯碼處理的數(shù)據(jù)傳給FPGA，F(xiàn)PGA處理完成后還需要再將處理后的數(shù)據(jù)回傳給DSP，這樣，數(shù)據(jù)的傳送也要耗費很多時間。因此，此時DSP芯片上的集成外設TCP2協(xié)處理器的實現(xiàn)顯得尤為重要。本文第五章第五節(jié)研究了TCP2的Turbo譯碼實現(xiàn)并對實現(xiàn)結果與Matlab仿真進行了對比分析。
　　 本文在接口設計與實現(xiàn)上涵蓋了從理論分析、驅動設