基于FPGA的高清機頂盒終端設計.pdf_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、目前,網絡技術快速的發(fā)展、網絡規(guī)模不斷的擴大,因此,我國也在大力發(fā)展有線網絡建設,數字電視在這種環(huán)境下必定會成為電視產業(yè)的發(fā)展趨勢。從我國的現(xiàn)狀來看,在短時期內數字電視完全取代模擬電視是無法完成的,所以機頂盒在這一時期將是一個主導產品。針對目前市場上大部分的機頂盒產品只能使用戶被動的觀看電視節(jié)目而沒有自主性的缺點,本文介紹了一種能夠掛載硬盤實現(xiàn)個人視頻錄像功能的高清機項盒方案。但由于PVR機頂盒的技術非常復雜,對芯片和硬盤的要求都比較高

2、,國內能夠生產成熟的PVR機頂盒的廠商還很少,因此,本文在FPGA上設計了高清機頂盒的信號解碼方案,并且在FPGA上研究能夠實現(xiàn)PVR功能的SATA接口協(xié)議,具有重要的學術價值和實際意義。
   本文首先對數字電視系統(tǒng)的一些標準做了簡要的介紹,概述了DVB標準、MPEG-2標準和ETR101290標準。然后簡要說明了FPGA的選型和所使用的開發(fā)工具。最后以DVB-ASI接收系統(tǒng)的解碼規(guī)則和MPEG-2 TS的結構為依據,設計了高

3、清機頂盒終端解碼與檢測的方案,并在FPGA上予以了實現(xiàn),同時在FPGA上設計了硬盤接口電路的控制方案。
   綜上所述,本文主要研究設計了三個功能模塊,分別為前端電路模塊、基于FPGA的解碼與檢測模塊、PVR接口模塊。機頂盒終端接收到的射頻信號要經過前端電路處理模塊的降頻接收和信道處理,才能送到FPGA進行DVB-ASI解碼和MPEG-2 TS的實時檢測,而且在FPGA內構建SOPC系統(tǒng),嵌入NiosⅡ軟核處理器,實現(xiàn)對整個系統(tǒng)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論