應(yīng)用于MIMO-OFDM系統(tǒng)的高性能FFT-IFFT處理器的設(shè)計及實現(xiàn).pdf

1、隨著IT技術(shù)以及人們通信需求的不斷提高,無線寬帶通信需要越來越高的數(shù)據(jù)傳輸速度和頻譜利用率。MIMO-OFDM系統(tǒng)不僅能夠?qū)诡l率選擇性衰落和信道多徑干擾,同時能夠在不增加信道帶寬的情況下,成倍地提升信道容量和頻譜利用率。FFT/IFFT處理器是MIMO-OFDM系統(tǒng)中完成調(diào)制解調(diào)的核心模塊,為了滿足 MIMO-OFDM系統(tǒng)的需求,FFT處理器需要具有超高數(shù)據(jù)吞吐率和較低的資源消耗,同時需要保證較高的數(shù)據(jù)精度。
　　本文首先研究和

2、分析了 MIMO-OFDM系統(tǒng)的原理以及系統(tǒng)模型,分析了MIMO-OFDM系統(tǒng)中FFT/IFFT處理器的設(shè)計需求。深入研究了FFT的各種算法,并對其算法復(fù)雜度以及硬件實現(xiàn)復(fù)雜度進行了全面比較;總結(jié)和概述了實現(xiàn)FFT處理器的各種硬件結(jié)構(gòu),針對 MIMO-OFDM系統(tǒng)中超高數(shù)據(jù)吞吐率和低資源消耗的需求,提出了一種流水線 MDC結(jié)構(gòu)與并串結(jié)構(gòu)結(jié)合的改進型結(jié)構(gòu)。利用本文提出的改進型結(jié)構(gòu)以128/64點 FFT/IFFT為實例進行了系統(tǒng)設(shè)計,并就

3、 ROM存儲器、復(fù)數(shù)乘法器等單元針對FPGA的底層硬件結(jié)構(gòu)進行了優(yōu)化設(shè)計。完成了128/64點FFT/IFFT的RTL級代碼設(shè)計編寫,搭建功能仿真平臺,對所做設(shè)計進行了詳細的功能仿真驗證。采用 Xilinx ISE XST對其完成綜合,最后在搭建的FPGA硬件測試平臺上完成了128/64點FFT/IFFT處理器的電路驗證測試工作。
　　本文設(shè)計的FFT/IFFT處理器,采用本文提出的MDC和并串結(jié)合混合結(jié)構(gòu)實現(xiàn),在Xilinx V