數(shù)字圖像處理系統(tǒng)下位機(jī)設(shè)計.pdf

1、現(xiàn)場可編程門陣列(FPGA)近年來發(fā)展迅速,具有開發(fā)效率高、成本低、技術(shù)維護(hù)簡單、可靠性好等優(yōu)點(diǎn),特別是隨著基于IP核的開發(fā)技術(shù)的迅速發(fā)展,嵌入式微處理器、高速DSP算法等以IP核的形式嵌入到FPGA中,使其能夠在信息與通信、自動控制、數(shù)字圖像處理等領(lǐng)域得到越來越廣泛的應(yīng)用。本課題來源于實(shí)際研發(fā)項(xiàng)目《數(shù)字圖像處理系統(tǒng)》,研制了基于FPGA的數(shù)字圖像處理系統(tǒng),以實(shí)現(xiàn)對水下移動目標(biāo)的捕獲和跟蹤。該圖像處理系統(tǒng)分為上位機(jī)和下位機(jī)兩個部分,上位

2、機(jī)部分主要完成對下位機(jī)的控制和圖像的采集及存儲,下位機(jī)部分主要完成圖像的獲取、圖像處理算法的執(zhí)行以及圖像的上傳。本論文主要介紹了該系統(tǒng)的下位機(jī)設(shè)計,對系統(tǒng)總體功能及方案設(shè)計、下位機(jī)硬件和軟件設(shè)計及其實(shí)現(xiàn)分別進(jìn)行了闡述。
　　 下位機(jī)部分是圍繞著FPGA來設(shè)計的。對于硬件設(shè)計,采用LVDS作為高速數(shù)據(jù)傳輸接口,最大可支持64比特的圖像寬度;采用RS-422作為命令傳輸接口,完成與上位機(jī)的通信;采用DDR2內(nèi)存模組,作為圖像處理算法

3、的緩存之用;采用大容量數(shù)據(jù)存儲芯片XCF128X作為配置器件,存儲FPGA程序流。對于軟件設(shè)計,圖像處理算法的執(zhí)行是下位機(jī)軟件的關(guān)鍵,采用Xilinx嵌入式開發(fā)工具EDK實(shí)現(xiàn),以MicroBlaze軟處理器核為核心,以中斷控制器、串口通信、多端口內(nèi)存控制器等為外設(shè),實(shí)現(xiàn)捕獲和跟蹤算法。另外,為了使上位機(jī)采集卡順利地采集和顯示圖像,還需利用FIFO對處理后的圖像數(shù)據(jù)配合像素同步、行同步和幀同步信號傳輸給上位機(jī)。
　　 設(shè)計完成后,