便攜式高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著數(shù)字系統(tǒng)的飛速發(fā)展，超高速數(shù)據(jù)流已成為現(xiàn)代數(shù)字系統(tǒng)的一個(gè)主要特征。伴隨著信號(hào)頻率的不斷上升，數(shù)字系統(tǒng)的前端就需要用到高速，甚至超高速的數(shù)據(jù)采集系統(tǒng)來(lái)對(duì)信號(hào)進(jìn)行采樣以實(shí)現(xiàn)對(duì)信號(hào)的傳輸。隨著越來(lái)越多的應(yīng)用場(chǎng)合，如野外作業(yè)場(chǎng)地和設(shè)備生產(chǎn)現(xiàn)場(chǎng)，希望在對(duì)信號(hào)進(jìn)行采集后可以直接回現(xiàn)出原信號(hào)，以便直接對(duì)信號(hào)進(jìn)行分析和觀察等，因此便攜式數(shù)據(jù)采集及波形回現(xiàn)系統(tǒng)就有了一定的發(fā)展空間。
　　本論文設(shè)計(jì)并實(shí)現(xiàn)了一種硬件結(jié)構(gòu)簡(jiǎn)單、穩(wěn)定性高、精度高、功耗

2、低的高速數(shù)據(jù)采集及波形回現(xiàn)系統(tǒng)，包括硬件平臺(tái)的設(shè)計(jì)和Verilog HDL（Verilog Hardware Design Language，Verilog硬件編程語(yǔ)言）語(yǔ)言編程。系統(tǒng)采用FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列）+隨機(jī)等效采樣的結(jié)構(gòu)來(lái)實(shí)現(xiàn)，不僅能對(duì)高速信號(hào)進(jìn)行采樣，還可直接重構(gòu)出被采樣信號(hào)。本文的主要研究?jī)?nèi)容如下所述：
　　首先對(duì)現(xiàn)有的數(shù)據(jù)采集方法進(jìn)行分析，確定了系統(tǒng)

3、的數(shù)據(jù)采集方案：采用實(shí)時(shí)采樣和隨機(jī)等效采樣結(jié)合的工作方式。當(dāng)信號(hào)頻率較低時(shí)使用實(shí)時(shí)采樣，當(dāng)信號(hào)頻率較高時(shí)使用隨機(jī)等效采樣。實(shí)時(shí)采樣可直接進(jìn)行，無(wú)需對(duì)采樣數(shù)據(jù)進(jìn)行額外的處理便可直接恢復(fù)出原信號(hào)；而隨機(jī)等效采樣則需要一定的觸發(fā)采樣過(guò)程和信號(hào)處理過(guò)程才可實(shí)現(xiàn)對(duì)原信號(hào)的重構(gòu)，因此本設(shè)計(jì)的研究重點(diǎn)將放在隨機(jī)等效采樣的實(shí)現(xiàn)上。對(duì)隨機(jī)等效采樣而言，使用中等采樣速率的AD（Analog to Digital，模數(shù)變換）芯片即可達(dá)到較高的等效采樣率，這不

4、僅減小了實(shí)現(xiàn)難度，還可避免使用GSPS級(jí)別采樣率的芯片，以免信號(hào)頻率過(guò)高，產(chǎn)生串?dāng)_、干擾、抖動(dòng)等現(xiàn)象從而影響系統(tǒng)工作的穩(wěn)定性。隨后，對(duì)隨機(jī)等效采樣的兩個(gè)關(guān)鍵技術(shù)：短時(shí)間測(cè)量和波形重構(gòu)技術(shù)做了介紹。重點(diǎn)研究了現(xiàn)有的短時(shí)間測(cè)量方法，分析了其優(yōu)缺點(diǎn)，以便最終可與本設(shè)計(jì)使用的時(shí)間測(cè)量方法進(jìn)行對(duì)比，突顯它的優(yōu)越性。
　　其次根據(jù)制定好的數(shù)據(jù)采集方案設(shè)計(jì)了硬件平臺(tái)。采用FPGA作為系統(tǒng)的主控制器和運(yùn)算器來(lái)協(xié)調(diào)各模塊的工作，完成對(duì)各模塊的控制及

5、數(shù)據(jù)交換，同時(shí)實(shí)現(xiàn)隨機(jī)排序算法。分別以比較器、AD采樣芯片、DA（Digital to Analog，數(shù)模變換）轉(zhuǎn)換芯片為核心完成了觸發(fā)電路、模數(shù)轉(zhuǎn)換模塊和數(shù)模轉(zhuǎn)換模塊的電路設(shè)計(jì)。給出了系統(tǒng)電源模塊的詳細(xì)設(shè)計(jì)，講述了系統(tǒng)的PCB（Printed circuit board，印刷電路板）布局布線。
　　然后將系統(tǒng)劃分為更具體的模塊，詳細(xì)介紹了各模塊的實(shí)現(xiàn)原理。以實(shí)現(xiàn)隨機(jī)等效采樣為主，使用Verilog HDL語(yǔ)言實(shí)現(xiàn)了模塊化的結(jié)構(gòu)，

6、完成了觸發(fā)整形模塊、短時(shí)間測(cè)量模塊和波形重構(gòu)等模塊的編程。同時(shí)使用嵌入式邏輯分析儀Signal Tap II對(duì)各模塊的重要信號(hào)進(jìn)行分析，結(jié)合仿真結(jié)果來(lái)詳細(xì)講述各模塊的實(shí)現(xiàn)原理和實(shí)現(xiàn)過(guò)程。其中，短時(shí)間測(cè)量模塊通過(guò)使用一種新型時(shí)間測(cè)量方法—狀態(tài)法來(lái)測(cè)量時(shí)間，該方法無(wú)需額外硬件開(kāi)銷(xiāo)即可達(dá)到納秒級(jí)的測(cè)量精度。在波形重構(gòu)時(shí)優(yōu)化了隨機(jī)排序算法，進(jìn)一步提高了系統(tǒng)的性能。因此，新型的時(shí)間測(cè)量方法和優(yōu)化后的隨機(jī)排序算法是本設(shè)計(jì)的兩個(gè)亮點(diǎn)。
　　最后