宇航數(shù)字電路輻射綜合效應(yīng)時序性能退化分析.pdf

1、隨著摩爾定律的發(fā)展，數(shù)字集成電路的工藝節(jié)點已經(jīng)達(dá)到超深亞微米，晶體管的長期可靠性問題由之前的經(jīng)時擊穿和電遷移逐漸轉(zhuǎn)變?yōu)樨?fù)偏壓溫度偏置不穩(wěn)定性效應(yīng)和溝道熱載流子效應(yīng)，伴隨著宇航探索的研究逐漸深入，總劑量電離輻射效應(yīng)與溝道熱載流子效應(yīng)的結(jié)合效應(yīng)表現(xiàn)出1+1>2的效果。以上三種器件級效應(yīng)都會帶來晶體管閾值電壓的變化，閾值電壓的變化則會改變數(shù)字集成電路的延時，引發(fā)時序問題。如何從器件級機(jī)理到晶體管級建模再到電路級時序分析跨層建模已成為電路級可靠

2、性設(shè)計關(guān)注的重點。
　　論文基于130nm CMOS工藝，對器件效應(yīng)對晶體管閾值電壓的影響進(jìn)行了研究。介紹了器件NBTI效應(yīng)、CHC效應(yīng)和TID效應(yīng)的物理機(jī)理以及三種效應(yīng)的經(jīng)典解釋模型。根據(jù)學(xué)術(shù)界最新研究成果，結(jié)合數(shù)字電路的實際工作情況，以占空比作為變量，介紹了基于占空比的晶體管級NBTI長期動態(tài)模型以及CHC和TID結(jié)合效應(yīng)的長期動態(tài)模型。以工作十年為目標(biāo)，計算出了NBTI效應(yīng)引起的PMOS閾值電壓漂移量在50mV～73mV，C

3、HC和TID結(jié)合效應(yīng)的NMOS閾值電壓漂移量在77mV～220mV。
　　論文以16×16的移位乘法器RTL代碼作為老化分析對象，在Design Complier中設(shè)置相關(guān)面積時序約束，通過邏輯綜合獲得網(wǎng)表，通過靜態(tài)時序分析獲得關(guān)鍵路徑，并在Encounter工具中完成布局、時鐘樹綜合以及布線工作，獲得了數(shù)字版圖以及完成物理設(shè)計后關(guān)鍵路徑時序的變化量。
　　論文選用常見的一倍驅(qū)動反相器、兩輸入與非門以及兩輸入或非門作為研究對

4、象，分析了占空比作為變量引起的閾值變化導(dǎo)致時序變化的規(guī)律，在 Hspice中進(jìn)行仿真獲得了占空比與電路延時的關(guān)系?；陟o態(tài)時序分析獲得的關(guān)鍵路徑，建立了關(guān)鍵路徑中組合邏輯標(biāo)準(zhǔn)單元的老化時序庫，在此基礎(chǔ)上對 RTL代碼重新進(jìn)行了邏輯綜合和布局布線工作，獲得了基于老化時序庫的電路延時信息變化。分析結(jié)果表明，關(guān)鍵路徑組合邏輯延時在綜合階段增加了1.61ns，布局布線完成后增加了2.159ns，增加了10％。為抗老化降頻使用提供了合理的參考依據(jù)