基于FPGA的無線圖像采集傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著網(wǎng)絡(luò)信息化的發(fā)展，數(shù)字圖像的采集與傳輸技術(shù)已經(jīng)成為近年來發(fā)展最為迅速的技術(shù)之一，被廣泛應(yīng)用于各類行業(yè)及高精尖領(lǐng)域中，如航空航天、電子信息和醫(yī)療器械等。當(dāng)前數(shù)字圖像采集與傳輸?shù)闹饕獑栴}是數(shù)據(jù)量大，處理速度慢、執(zhí)行效率低，而且圖像算法軟件的靈活性低，處理較為耗時(shí)。然而基于現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gate Array)的圖像采集與傳輸硬件系統(tǒng)可以實(shí)時(shí)高速完成各種圖像采集傳輸工作和各種圖像處理算法，F(xiàn)

2、PGA獨(dú)有的純硬件結(jié)構(gòu)對(duì)于處理這類繁復(fù)的數(shù)據(jù)具有得天獨(dú)厚的優(yōu)勢(shì)，相對(duì)于傳統(tǒng)嵌入式處理器有著更快的速度和更高的效率。
　　本文通過在FPGA上用Verilog HDL硬件描述語言實(shí)現(xiàn)接口與各功能模塊的硬件化，使用所實(shí)現(xiàn)的接口模塊來控制外圍器件作為圖像采集與傳輸?shù)挠布到y(tǒng)。本文的主要研究工作如下:
　　(1)搭建基于FPGA的硬件系統(tǒng)，該系統(tǒng)采用Altera公司CycloneⅢ系列FPGA芯片作為中央處理器，并且配合外圍電路及多

3、個(gè)外圍器件。使用VerilogHDL硬件描述語言對(duì)系統(tǒng)內(nèi)各接口及功能模塊進(jìn)行硬件化。
　　(2)深入剖析CMOS攝像頭、SDRAM、USART接口等外圍器件工作原理，并且使用Verilog HDL硬件描述語言編寫出I2C總線模塊來實(shí)現(xiàn)對(duì)COMS攝像頭初始化，編寫視頻采集模塊用來接收COMS發(fā)送來的視頻信號(hào)，編寫SDRAM控制器模塊用來控制SDRAM對(duì)圖像的存取，以及編寫USART接口模塊，最終實(shí)現(xiàn)指令控制640*480分辨率的圖像

4、數(shù)據(jù)采集和傳輸。
　　(3)對(duì)USART接收到的指令進(jìn)行處理，當(dāng)接收到發(fā)送圖片指令后，將緩存在SDRAM中的源圖像信息讀取到緩沖的異步FIFO中，再通過USART接口連接外部WIFI模塊將碼流遠(yuǎn)程發(fā)送給PC機(jī)，在PC機(jī)上可以還原成采集的圖像。
　　整個(gè)系統(tǒng)的設(shè)計(jì)均在Altera公司提供的官方集成編譯環(huán)境QuartusⅡ軟件以及Modelsim-Altera仿真軟件中完成。通過實(shí)驗(yàn)結(jié)果可得出結(jié)論，采用基于FPGA的圖像采集與傳