基于FPGA的3GHz寬帶信號產(chǎn)生器的設計實現(xiàn).pdf

1、超高速數(shù)字電路近些年不斷高速發(fā)展，直接數(shù)字頻率合成（DDS）技術(shù)研究同時也不斷深入。目前DDS技術(shù)在通訊領域、軍用雷達、衛(wèi)星導航、電子戰(zhàn)以及現(xiàn)代化的儀器儀表工業(yè)等領域廣泛應用?；?FPGA的直接數(shù)字頻率合成器，與其它頻率合成方式相比，具有其特定的優(yōu)越性能和特點。目前這種技術(shù)已經(jīng)成為現(xiàn)代頻率合成技術(shù)中的領導者。
　　本論文介紹了基于FPGA以及高速DAC器件設計的寬帶信號產(chǎn)生器整機。此信號產(chǎn)生器整機可以產(chǎn)生1GHz~3GHz頻率范

2、圍內(nèi)的寬帶信號、探測信號、標校信號和模擬源信號。其中核心的信號產(chǎn)生模塊可以接收PCIe總線的指令、數(shù)據(jù)以及其它接口的專用信號，在外輸入的4GHz參考時鐘下工作。信號產(chǎn)生模塊選用EUVIS公司的MD662H數(shù)模轉(zhuǎn)換器（12 Bit MUXDAC），其數(shù)據(jù)轉(zhuǎn)換速率可達8Gsps；FPGA選用Xilinx公司的XC6VSX315T作為核心器件；通過Cadence軟件進行串擾、反射等一系列的仿真，分析了傳輸線數(shù)據(jù)傳輸速率為1Gbps及2Gbps

3、時的串擾。根據(jù)仿真結(jié)果，通過 Cadence軟件進行高速 PCB設計。本論文完成了對核心信號產(chǎn)生模塊進行的需求分析、功能指標分解、關(guān)鍵技術(shù)分析，并詳細描述了硬件模塊研制及其中FPGA軟件部分設計。
　　在整機方案設計章節(jié)，通過分析整機的主要功能及系統(tǒng)指標要求，建立了整機工作流程，同時對整機主要指標進行了論證。由于信號產(chǎn)生模塊是整機的核心組件，其工作頻率高，散熱要求高，因此在整機設計中進行了系統(tǒng)熱設計，保證了整機穩(wěn)定運行。通過對整機