電極結(jié)構(gòu)及COB封裝影響LED芯片光、熱、電性能的仿真研究.pdf

1、發(fā)光二極管(LED)因體積小、壽命長(zhǎng)、耗能低等一系列優(yōu)點(diǎn)而被廣泛應(yīng)用。但隨著LED功率的不斷增大，芯片電流擁擠、結(jié)溫過(guò)高嚴(yán)重影響LED的發(fā)光效率及可靠性。一些實(shí)驗(yàn)結(jié)果表明：優(yōu)化電極結(jié)構(gòu)和采用COB(Chip On Board，板上芯片封裝技術(shù))可以緩解電流擁擠、提高電流注入率，或降低LED芯片結(jié)溫，增強(qiáng)發(fā)光效率，延長(zhǎng) LED的使用壽命，從而提高器件可靠性。但電極結(jié)構(gòu)和COB封裝結(jié)構(gòu)如何優(yōu)化，優(yōu)化的效果如何，有必要首先從理論上進(jìn)行仿真模擬

2、，以提高實(shí)驗(yàn)工作的針對(duì)性。本文采用COMSOL多物理場(chǎng)有限元仿真軟件，依據(jù)芯片電流擴(kuò)展理論，分別模擬了插齒電極、石墨烯/氧化鎳透明復(fù)合電極、COB封裝中金屬基板反射杯結(jié)構(gòu)、多芯片排布方式對(duì)GaN-LED芯片電、熱性能的影響；并采用Tracepro光線(xiàn)追蹤軟件仿真了COB封裝中反射杯結(jié)構(gòu)、多芯片排布方式對(duì) LED出光性能的影響，并制作了反射杯進(jìn)行COB封裝后，對(duì)模擬結(jié)果進(jìn)行了實(shí)驗(yàn)驗(yàn)證。
　　本研究主要內(nèi)容包括：⑴發(fā)現(xiàn)p-pad插入型

3、比n-pad插入型電極更利于LED芯片電流的均勻擴(kuò)展；適當(dāng)增加電極長(zhǎng)度和插齒數(shù)，利于電流橫向擴(kuò)展更均勻，但插齒數(shù)超過(guò)3以后，對(duì)橫向電流擴(kuò)展的增強(qiáng)作用不明顯。⑵石墨烯/氧化鎳薄膜復(fù)合透明電極可有效地緩解芯片(175μm×225μm)的電流擁擠和降低結(jié)溫。以3層石墨烯和1 nm氧化鎳的復(fù)合電極性能最優(yōu)：復(fù)合電極透光率約為90％，比僅用石墨烯(最優(yōu)厚度4層)透明電極相比，結(jié)溫降低4.8 K，電流密度分布均勻度提高11%。在3層石墨烯和1 nm

4、氧化鎳復(fù)合電極基礎(chǔ)上，優(yōu)化電極結(jié)構(gòu)，進(jìn)一步提高了LED的散熱性能：當(dāng)電極結(jié)構(gòu)p/n-pad尺寸為芯片尺寸的0.8倍，p-pad掩埋深度為40 nm，n-pad電極與有源層刻蝕距離為4μm時(shí)，芯片結(jié)溫比p/n-pad尺寸為芯片0.4倍時(shí)，降低7K。⑶LED芯片COB封裝基板反射杯結(jié)構(gòu)優(yōu)化的結(jié)果表明：當(dāng)反射杯杯口直徑為3.0mm，杯底直徑為1.6mm，杯深度為0.6mm時(shí)，輸出光效率為48.36%，與無(wú)反射杯COB封裝相比，輸出光效率提高了

5、20%，光輻照角度減小為85度，輻照強(qiáng)度增加了1倍，該結(jié)果得到封裝測(cè)試驗(yàn)證。同時(shí)結(jié)構(gòu)力學(xué)仿真計(jì)算得出反射杯結(jié)構(gòu)對(duì)硅膠熱應(yīng)力應(yīng)變影響很小。鋁質(zhì)基板的熱阻僅比銅質(zhì)基板的熱阻只高2.85℃/W，出于經(jīng)濟(jì)和成本考慮，建議優(yōu)先選用鋁基板反射杯進(jìn)行COB封裝。⑷將COMSOL焦耳熱模塊和結(jié)構(gòu)力學(xué)模塊耦合，仿真計(jì)算了COB封裝情況下，LED芯片、硅膠、固晶膠、襯底熱應(yīng)力、應(yīng)變隨反射杯結(jié)構(gòu)參數(shù)、固晶膠厚度、固晶膠熱導(dǎo)率、襯底厚度、襯底熱導(dǎo)率和芯片功率的

6、變化情況，結(jié)果表明：LED內(nèi)最大應(yīng)力出現(xiàn)在透鏡與基板的連接處；反射杯的結(jié)構(gòu)對(duì)硅膠熱應(yīng)力、應(yīng)變影響很??；固晶膠厚度為40μm，固晶膠熱應(yīng)力為500MPa；當(dāng)固晶膠熱導(dǎo)率大于13 W/m×k后，芯片結(jié)溫降低趨勢(shì)平緩。從藍(lán)寶石、硅、碳化硅三種襯底厚度對(duì)熱應(yīng)力和芯片結(jié)溫影響分析，襯底選用厚度100μm以下的硅材料為最好。⑸模擬研究了排布方式和芯片間距對(duì)9顆、16顆LED芯片陣列結(jié)溫和出光性能的影響，發(fā)現(xiàn)：9顆芯片封裝排布以單環(huán)分布結(jié)溫最低，16