EDGE處理器中分布式存儲結(jié)構(gòu)研究.pdf

1、廣泛存在的傳統(tǒng)集總式結(jié)構(gòu)已經(jīng)嚴(yán)重限制亂序超標(biāo)量處理器的性能提升。特別是針對EDGE(Explicit Data Graph Execution)體系結(jié)構(gòu)的微處理器,盡管取指單元、執(zhí)行單元、寄存器單元都采用了分布式結(jié)構(gòu),但是,存儲指令單元——Load-Store-Queue,仍然是一種集總式的設(shè)計結(jié)構(gòu)。這種集總式結(jié)構(gòu)擁有很差的可擴(kuò)展性特點,限制了相關(guān)性檢查的處理效率,阻礙了處理器性能的提高。
　　本文主要通過運用M5-EDGE模擬器

2、,針對集總式Load-Store-Queue的特征進(jìn)行實現(xiàn)并加以研究分析,評估集總式Load-Store-Queue所面臨的諸多問題和缺陷。評估得出,集總式Load-Store-Queue處理效率很低,一次檢索項數(shù)較多,延時和功耗也相應(yīng)較高,并且,可擴(kuò)展性差,不能一味地與指令窗口數(shù)保持對等的項數(shù)增加。同時,研究現(xiàn)代應(yīng)用程序的存儲指令相關(guān)性特點,發(fā)現(xiàn)加速相關(guān)指令的執(zhí)行效率將大大提高處理器性能。
　　在M5-EDGE模擬器上設(shè)計實現(xiàn)分

3、布式Load-Store-Queue結(jié)構(gòu)。使得每個執(zhí)行單元都包含一個獨立的Load-Store-Queue單元。針對甚塊動態(tài)Deep映射算法,每個甚塊獨立進(jìn)行甚塊內(nèi)相關(guān)性檢查操作,并在流水線遞交級進(jìn)行甚塊間的相關(guān)性檢查.將遞交延時和相關(guān)性檢查延時重疊以減少總延時,并且設(shè)計重取指機(jī)制以處理甚塊間違例的恢復(fù)工作。
　　進(jìn)行分布式Load-Store-Queue性能評估。相對于集總式結(jié)構(gòu)設(shè)計,分布式結(jié)構(gòu)面積并無明顯增加,同時,增加相關(guān)性