基于可重構(gòu)兼容AES-128-192-256的優(yōu)化的硬件電路實(shí)現(xiàn).pdf

1、隨著信息化進(jìn)程的發(fā)展，很多新型的通信和信息存儲(chǔ)技術(shù)不斷地涌現(xiàn)，如物聯(lián)網(wǎng)、移動(dòng)存儲(chǔ)、云計(jì)算等技術(shù)，對(duì)信息安全提出了更高的要求。已使用30多年的數(shù)據(jù)加密標(biāo)準(zhǔn)(Data EncryptionStandard，DES)不再勝任當(dāng)前的安全需求。高級(jí)加密標(biāo)準(zhǔn)(Advanced Encryption Standard，AES)作為新一代美國(guó)數(shù)據(jù)加密標(biāo)準(zhǔn)，是目前的國(guó)際標(biāo)準(zhǔn)。AES算法具有優(yōu)秀的加解密性能，簡(jiǎn)單的實(shí)現(xiàn)形式，已經(jīng)越來(lái)越被信息安全界所采用。<

2、br>　　當(dāng)前AES算法主要通過(guò)軟件與硬件兩種方式實(shí)現(xiàn)。軟件實(shí)現(xiàn)較為簡(jiǎn)單，但處理速度較慢。本文針對(duì)網(wǎng)絡(luò)安全處理芯片中的AES加解密模塊大吞吐量以及節(jié)約面積的設(shè)計(jì)要求，設(shè)計(jì)一種新的兼容加密、解密以及三種不同密鑰長(zhǎng)度(128、192、256)的混合流水線的硬件架構(gòu)。此架構(gòu)符合高速處理與節(jié)約面積的要求。在代碼實(shí)施過(guò)程中，采用實(shí)用有效的門控時(shí)鐘設(shè)計(jì)技術(shù)降低功耗。在重要模塊S盒的設(shè)計(jì)中，摒棄了需要大量存儲(chǔ)空間查找表法，采用有限域求逆法以及可重構(gòu)技

3、術(shù)復(fù)用正向字節(jié)替換與逆向字節(jié)替換中的有限域求逆模塊，在列混淆及逆向列混淆模塊的設(shè)計(jì)中采用拆分優(yōu)化表達(dá)式的方式，利用可重構(gòu)技術(shù)提高邏輯的利用率并且節(jié)約了面積。全部的模塊級(jí)設(shè)計(jì)均采用當(dāng)前專用集成電路通行的設(shè)計(jì)方法，采用流水線技術(shù)，通過(guò)合理劃分邏輯功能減小邏輯長(zhǎng)度，以達(dá)到較高的時(shí)鐘頻率。
　　本文研究并實(shí)現(xiàn)了AES算法專用集成電路的設(shè)計(jì)。在驗(yàn)證方法學(xué)(Verification MethodologyManual，VMM)搭建的驗(yàn)證平臺(tái)上