AVS視頻編碼中熵編碼的FPGA實現(xiàn).pdf

1、AVS（Audio Video coding Standard）視頻編碼標準是具有我國自主知識產(chǎn)權(quán)的數(shù)字視頻編碼標準。熵編碼是 AVS視頻編碼的重要部分，對編碼過程中生成的語法元素進行信息熵編碼處理，其作用是去除編碼數(shù)據(jù)中的統(tǒng)計冗余，并生成比特流。
　　本文重點研究了AVS視頻熵編碼技術(shù)的原理，歸納總結(jié)了比特流的結(jié)構(gòu)和熵編碼算法，并在此基礎(chǔ)上設(shè)計了基于FPGA的AVS熵編碼的硬件總體結(jié)構(gòu)，整個結(jié)構(gòu)包括熵編碼控制器、基于上下文的二維

2、變長編碼（C2DVLC）、視頻序列編碼、幀頭條帶頭編碼、預測模式與運動矢量編碼和碼字拼接等模塊。在熵編碼控制器的控制下，視頻序列編碼、幀頭條帶頭編碼、預測模式與運動矢量編碼和C2DVLC這幾個模塊對不同的待編碼數(shù)據(jù)進行編碼處理，分別得到視頻序列碼、圖像的幀頭條帶頭和當前幀各個宏塊的編碼后的碼字，碼字拼接模塊對碼字進行拼接處理，得到熵編碼最終的比特流。
　　C2DVLC模塊是熵編碼的關(guān)鍵部分，為提高編碼速度，C2DVLC采用8個數(shù)據(jù)

3、并行編碼和流水線處理設(shè)計方案。C2DVLC中的Zig-zag掃描與倒序子模塊采用寄存器陣列乒乓操作的設(shè)計方式，可用于實現(xiàn)數(shù)據(jù)在重排序過程的無縫緩沖。查表子模塊采用三級流水線對ROM逐次逼近尋址的設(shè)計方式，大大節(jié)省了FPGA片內(nèi)存儲資源。
　　在碼字拼接模塊中，本文設(shè)計了一種48個并行寄存器組半滿輸出的硬件結(jié)構(gòu)，實現(xiàn)了位寬從0至23的變長碼字任意拼接與對齊的功能。
　　本文設(shè)計了AVS熵編碼器各個模塊的Verilog HDL代