多路可調(diào)電源設(shè)計(jì)及其在自動(dòng)化測(cè)試中的應(yīng)用.pdf

1、系統(tǒng)共可有6路電源輸出。輸出電壓的值可以通過(guò)連接在BuckDC-DC上的分壓電阻決定。為了完成輸出電壓的數(shù)字化調(diào)節(jié),對(duì)其中一個(gè)電阻取固定的值,例如10Kohm,另一個(gè)電阻采用具有數(shù)字接口(通常是SPI或者I2C總線)的數(shù)字電位器(digitalpotentiometer)。其數(shù)字部分連接到FPGA或者M(jìn)CU,通過(guò)上位機(jī)靈活地對(duì)其進(jìn)行配置,以達(dá)到自動(dòng)化設(shè)置輸出電壓的效果。Css表示softstart電容,該電容的作用是延緩開(kāi)關(guān)電源的爬升時(shí)

2、間(ramp-uptime),也即所謂的緩啟功能。現(xiàn)在很多開(kāi)關(guān)電源產(chǎn)品都具有緩啟功能,因?yàn)橥ㄟ^(guò)緩啟電路可以有效地降低上電一瞬間產(chǎn)生的巨大的浪涌電流對(duì)電源的副作用。將Css設(shè)計(jì)為可變可調(diào),即可實(shí)現(xiàn)對(duì)該路電源緩啟時(shí)間的控制和調(diào)節(jié)。另外,在該電路的輸出端,還利用了精密采樣電阻(senseresistor)和電流放大器(currentamplifier)將輸出電壓值和電流值及時(shí)反饋給控制電路(通常是MCU或者FPGA),從而對(duì)輸出電壓值和電流值

3、進(jìn)行有效地監(jiān)控,對(duì)輸出存在的錯(cuò)誤進(jìn)行修復(fù)。
　　出于成本控制,本電路采用Actel的FPGA對(duì)板上所有數(shù)字量進(jìn)行控制,主要包括對(duì)數(shù)字電位器值的設(shè)置,對(duì)緩啟電容值的設(shè)置,對(duì)啟動(dòng)時(shí)間點(diǎn)的設(shè)置,以及對(duì)輸出電壓/電流值的讀取等等。這一系列的設(shè)置和讀取,最終將會(huì)通過(guò)串口(RS-232)連接到PC上位機(jī)的操作界面,當(dāng)電源工作時(shí),對(duì)電源進(jìn)行實(shí)時(shí)的監(jiān)控和配置。所有來(lái)自上位機(jī)的控制命令,通過(guò)串口接收模塊,轉(zhuǎn)換成FPGA的寄存器的讀寫操作。在外圍設(shè)備

4、端,FPGA完成各種不同接口器件的接口設(shè)計(jì),并與FPGA內(nèi)部寄存器有機(jī)地聯(lián)系在一起,完成上位機(jī)對(duì)外圍器件的配置和對(duì)外圍器件狀態(tài)(也即系統(tǒng)狀態(tài))的讀取。FPGA內(nèi)接口的具體實(shí)現(xiàn),對(duì)上位機(jī)程序員來(lái)說(shuō)是透明的,他們并不需要關(guān)心;而FPGA外圍的邏輯電路設(shè)計(jì)來(lái)說(shuō),也不用關(guān)心上位機(jī)程序如何實(shí)現(xiàn)對(duì)FPGA中各寄存器的配置,只要關(guān)心不同寄存器的狀態(tài),對(duì)其外圍電路會(huì)產(chǎn)生何種操作,并確保各邏輯接口輸入輸出的正確性。寄存器各特定位的變化被邏輯接口正確捕獲并