PDK套件中LVS驗(yàn)證系統(tǒng)的研究與開發(fā).pdf

1、Process Design Kit(PDK)工藝設(shè)計(jì)工具包是為模擬/混合信號(hào)IC電路設(shè)計(jì)而提供的完整工藝文件集合，涵蓋了工藝、器件、版圖、電路等多層次的設(shè)計(jì)、驗(yàn)證環(huán)節(jié)，是溝通IC設(shè)計(jì)公司、代工廠與EDA公司的橋梁，它在當(dāng)今集成電路設(shè)計(jì)和制造流程中扮演著不可或缺的角色。PDK套件的質(zhì)量直接影響著整個(gè)工藝開發(fā)的效率及品質(zhì)。因此要想開發(fā)一套高質(zhì)量的PDK，驗(yàn)證方法就變得尤為重要。
　　PDK的QA是一項(xiàng)非常復(fù)雜化的設(shè)計(jì)工作，需要一套行

2、之有效的設(shè)計(jì)開發(fā)流程，本文主要工作內(nèi)容是針對(duì)PDK套件中的LVS(Layout versus Schematic) commandfile開發(fā)一個(gè)比較完整的驗(yàn)證系統(tǒng)。開發(fā)的過(guò)程是以0.5um process為工藝基礎(chǔ)，Synopsys公司的Laker為軟件平臺(tái)，Perl，tcl為匯編語(yǔ)言，通過(guò)對(duì)傳統(tǒng)PDK驗(yàn)證方法的研究，針對(duì)耗時(shí)巨大，覆蓋面窄等缺點(diǎn)提出更完整、更有效的新驗(yàn)證規(guī)范，作者主要詳細(xì)闡述了利用Perl和tcl/tk語(yǔ)言開發(fā)LVS

3、驗(yàn)證的整個(gè)流程，包括界面的開發(fā)，輸入?yún)?shù)的選取，test pattern的產(chǎn)生，測(cè)試report的分析等，為了增加測(cè)試模型的多樣性，驗(yàn)證系統(tǒng)中還添加了STD CELL以及典型模數(shù)電路(Bandgap)的測(cè)試模塊。通過(guò)具體制程的實(shí)踐測(cè)試表明，此系統(tǒng)以自動(dòng)化調(diào)用方式的測(cè)試模型，不僅能夠提高建模速度，而且能大大增加建模的數(shù)量，產(chǎn)生具有高覆蓋性的PDK測(cè)試模型。
　　本論文對(duì)PDK驗(yàn)證系統(tǒng)的研究開發(fā)，意在提高PDK套件的品質(zhì)，縮短整個(gè)PD