基于FPGA的復(fù)雜雷達(dá)信號環(huán)境模擬器.pdf

1、隨著電子技術(shù)的不斷發(fā)展進(jìn)步，空間中的雷達(dá)信號環(huán)境越來越復(fù)雜，雷達(dá)信號環(huán)境也越來越受到人們的重視。雷達(dá)信號環(huán)境的復(fù)雜化為復(fù)雜雷達(dá)信號環(huán)境模擬技術(shù)的研究提供了現(xiàn)實(shí)意義和需求。對復(fù)雜雷達(dá)信號環(huán)境模擬技術(shù)進(jìn)行研究不僅能夠?yàn)殡娮友b備提供試驗(yàn)環(huán)境以獲得真實(shí)的技術(shù)數(shù)據(jù)完成對電子裝備的全面鑒定，而且可以用來對作戰(zhàn)空間的通信和偵查設(shè)備進(jìn)行干擾。
　　本論文的研究基于XX雷達(dá)信號環(huán)境模擬器項(xiàng)目，雷達(dá)信號環(huán)境模擬器可以通過對各種類型的雷達(dá)信號進(jìn)行模擬構(gòu)

2、建出真實(shí)的雷達(dá)信號環(huán)境。雷達(dá)信號環(huán)境模擬器可以分為主控計(jì)算機(jī)、中頻、射頻和天線四個(gè)分系統(tǒng)。中頻分系統(tǒng)是整個(gè)系統(tǒng)的技術(shù)核心，本文主要討論中頻分系統(tǒng)中的信號產(chǎn)生部分。
　　在使用FPGA進(jìn)行頻率合成時(shí)，受 FPGA工作頻率的限制較大，為提高輸出信號的帶寬和質(zhì)量，在相位計(jì)算和相位波形轉(zhuǎn)換兩個(gè)方面對常用的DDS技術(shù)進(jìn)行改進(jìn)，采用多相結(jié)構(gòu)頻率合成算法來進(jìn)行頻率合成。在相位計(jì)算中采用多相結(jié)構(gòu)，多相結(jié)構(gòu)可以適應(yīng)信號模擬板采樣頻率的要求，以較低的

3、FPGA工作時(shí)鐘頻率，得到速率較高的數(shù)據(jù)流，并提高輸出信號的質(zhì)量。利用正弦函數(shù)的對稱性和基于三角恒等式的簡化近似算法完成對相位波形轉(zhuǎn)換模塊的改進(jìn)，在保證轉(zhuǎn)換精度的前提下減少波形查詢ROM占用的內(nèi)存資源。在對多相結(jié)構(gòu)頻率合成進(jìn)行FPGA實(shí)現(xiàn)時(shí)，合理使用FPGA內(nèi)部現(xiàn)有的片內(nèi)資源（如DSP48E slices等），減少FPGA內(nèi)部資源的占用。
　　現(xiàn)代雷達(dá)信號調(diào)制類型較多，大致可分為脈內(nèi)調(diào)制和脈間調(diào)制兩種。在實(shí)現(xiàn)頻率合成的基礎(chǔ)上，對各

4、體制雷達(dá)信號進(jìn)行模擬時(shí)，根據(jù)該體制信號的數(shù)學(xué)模型和應(yīng)有性質(zhì)，通過FPGA內(nèi)部時(shí)序控制和DSP與FPGA相配合兩種方式完成。脈內(nèi)調(diào)制信號基于 FPGA內(nèi)部時(shí)序控制實(shí)現(xiàn)，對 FPGA內(nèi)部狀態(tài)機(jī)進(jìn)行正確設(shè)計(jì)可以正確實(shí)現(xiàn)對調(diào)幅脈沖、線性調(diào)頻脈沖、連續(xù)波、相位編碼信號、頻率編碼信號和頻率分集信號的合成；脈間調(diào)制信號則是基于DSP與FPGA相配合實(shí)現(xiàn)的，通過控制對FPGA中雷達(dá)參數(shù)的更新，可以實(shí)現(xiàn)對頻率捷變雷達(dá)信號、重頻抖動(dòng)雷達(dá)信號、重頻參差雷達(dá)信