TD-LTE系統(tǒng)中上行共享信道譯碼的研究與FPGA實現(xiàn).pdf

1、隨著第三代移動通信系統(tǒng)的成功商用，人們對移動通信系統(tǒng)的性能提出了新的要求。為了滿足數(shù)據(jù)高速下載和數(shù)據(jù)業(yè)務(wù)多樣性的要求，目前全球已有多個國家和地區(qū)推出了LTE商用服務(wù)，LTE已經(jīng)成為移動通信領(lǐng)域的主流技術(shù)?；趪抑卮罂萍紝ｍ棥癟D-LTE無線綜合測試儀表開發(fā)”，本文重點對TD-LTE系統(tǒng)中上行共享信道譯碼技術(shù)進(jìn)行分析研究，選擇出合適的譯碼算法進(jìn)行FPGA設(shè)計，并在仿真的基礎(chǔ)上完成基于硬件平臺的實現(xiàn)。
　　 本文首先簡單介紹了TD

2、-LTE綜測儀的硬件平臺架構(gòu)、FPGA開發(fā)設(shè)計流程及所使用的軟件環(huán)境、PUSCH接收端信號處理流程。接著重點介紹了物理上行共享信道中的控制信息譯碼和Turbo譯碼，并通過對譯碼算法性能進(jìn)行分析比較，選定了適合本項目的FPGA實現(xiàn)方案。為了消除碼元在信道中傳輸而造成的差錯，可以通過在發(fā)送端插入一些冗余碼元來提高信道傳輸上的性能，本文所討論的譯碼技術(shù)主要包括Reed-Muller譯碼、咬尾卷積的Ⅵterbi譯碼和Turbo譯碼。通過對三種譯

3、碼技術(shù)各自不同的譯碼算法的介紹與性能比較，結(jié)合FPGA芯片的自身特點，本文選定了基于FHT的RM譯碼算法、環(huán)繞維特比譯碼算法和Log-MAP譯碼算法作為本項目的硬件實現(xiàn)方案。
　　 基于Xilinx公司XC5VSX95T FPGA芯片和TI公司TMS320C6455 DSP芯片組成的物理層開發(fā)平臺，本文完成了對PUSCH信道中Reed-Muller譯碼、咬尾卷積的Viterbi譯碼和Turbo譯碼的FPGA設(shè)計與實現(xiàn)，并最終完成