2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩64頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、在過去四十年中,硅技術(shù)在性能和產(chǎn)率上以指數(shù)速度迅速發(fā)展。然而,CMOS技術(shù)似乎越來越接近器件尺寸的極限,在未來,我們將尋找新的器件和技術(shù)與硅工藝集成中,同時(shí)保持CMOS電路的結(jié)構(gòu)和功能。經(jīng)調(diào)查,超薄鐵電薄膜由于其自身的雙穩(wěn)態(tài)極化而被認(rèn)為是非揮發(fā)型存儲(chǔ)器中最有潛力的候選者。鐵電存儲(chǔ)器具有低功耗、高密度、高速度、抗輻射和非揮發(fā)性等優(yōu)點(diǎn)成為了鐵電研究者們關(guān)注的焦點(diǎn)。但是,作為邏輯功能的鐵電電路并沒有得到深入的研究。因此,本論文以MFIS(金屬

2、-鐵電-絕緣層-半導(dǎo)體)結(jié)構(gòu)的鐵電場效應(yīng)晶體管為研究對(duì)象,模擬了在不同的參數(shù)下,鐵電器件及其反相器的電學(xué)性能。以期能為實(shí)驗(yàn)提供具有建設(shè)性的指導(dǎo)。
  首先,利用TCAD軟件中的器件結(jié)構(gòu)SDE模塊和電特性仿真Sentaurus Device模塊,模擬了在各電學(xué)參數(shù)和材料參數(shù)下n型場效應(yīng)晶體管和p型鐵電場效應(yīng)晶體管的鐵電層極化特性和漏極電流。該結(jié)果具有直觀性,可以看出各個(gè)參數(shù)值對(duì)器件的影響,主要表現(xiàn)在:
  (1)柵極電壓加寬鐵

3、電場效應(yīng)晶體管的存儲(chǔ)窗口;
  (2)絕緣層的厚度和相對(duì)介電常數(shù),以及鐵電薄膜的材料參數(shù)對(duì)存儲(chǔ)窗口都具有重要影響。
  然后,基于建立的單個(gè)器件的模型,模擬和分析了鐵電反相器各電學(xué)參數(shù)和材料參數(shù)下的輸出特性。結(jié)果表明:
  (1)柵電極輸入電壓主要影響鐵電反相器的輸出窗口;
  (2)上拉電源電壓主要影響鐵電反相器的輸出曲線的數(shù)值,對(duì)窗口并無影響;
  (3)絕緣層的厚度和相對(duì)介電常數(shù),以及鐵電薄膜的各參數(shù)

4、對(duì)輸出窗口都具有重要影響。
  最后,建立了鐵電場效應(yīng)晶體管的界面電荷模型,簡要分析和模擬了鐵電-絕緣層界面電荷對(duì)鐵電場效應(yīng)晶體管和鐵電反相器電學(xué)性能的影響。利用MOSFET的薄層電荷模型,Miller極化模型和Pao-Sah二元積分模型結(jié)合,得出在不同界面電荷下的電學(xué)特性。結(jié)果表明:
  (1)在鐵電晶體管中,我們模擬了在不同鐵電-絕緣層界面電荷濃度下鐵電層的極化,硅表面電勢,晶體管的漏極電流。發(fā)現(xiàn)當(dāng)界面電荷濃度增加到一定

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論