高能物理實(shí)驗(yàn)高速光纖驅(qū)動(dòng)器ASIC芯片設(shè)計(jì).pdf

1、高能物理實(shí)驗(yàn)的電子學(xué)設(shè)備很多都安裝在探測(cè)器附近，實(shí)驗(yàn)所產(chǎn)生的大量粒子及輻照嚴(yán)重影響周圍電子學(xué)設(shè)備的正常工作。ATLAS探測(cè)器是高能物理實(shí)驗(yàn)LHC的一個(gè)重要部分，其所有的電子學(xué)設(shè)備都有抗輻照需求。在商業(yè)產(chǎn)品無法滿足抗輻照要求的情況下，相應(yīng)的抗輻照專用集成電路(Application Specific Integrated Circuit，ASIC)芯片設(shè)計(jì)就成了探測(cè)器設(shè)計(jì)的一個(gè)重要方向。
　　 千兆光收發(fā)器(GigaBit Tra

2、nsceiver，GBT)是歐洲核子研究中心(CERN)采用0.13μm CMOS工藝設(shè)計(jì)的一系列抗輻照光纖通信芯片，是目前最快最好的抗輻照光纖通信芯片，理論通信速率達(dá)到5 Gbps。而ATLAS探測(cè)器液氬量能器光纖鏈的升級(jí)已經(jīng)戰(zhàn)略性的將速度指標(biāo)提升到8 Gbps，GBT的系列芯片不能滿足需求，光纖鏈升級(jí)出現(xiàn)重要功能芯片的缺口。
　　 本論文以ATLAS探測(cè)器液氬量能器光纖鏈升級(jí)為出發(fā)點(diǎn)，選取其中光輸出器件——垂直腔面發(fā)射激光器

3、(VCSEL)的驅(qū)動(dòng)器芯片作為切入點(diǎn)，進(jìn)行了一系列VCSEL驅(qū)動(dòng)器芯片的設(shè)計(jì)以滿足光纖鏈升級(jí)的抗輻照和速度需求。
　　 本文首先闡述了粒子輻照與半導(dǎo)體器件的作用機(jī)制和影響分類，給出了常見的輻照加固手段，并最終確定采用某商用0.25μm藍(lán)寶石上的硅(Silicon on Sapphire，SOS) CMOS工藝作為抗粒子輻照方案。隨后，本文給出了理論數(shù)據(jù)傳輸高達(dá)8 Gbps的抗輻照VCSEL驅(qū)動(dòng)器LOCld和VCSEL陣列驅(qū)動(dòng)器L

4、OCld4的設(shè)計(jì)與實(shí)現(xiàn)和相應(yīng)的數(shù)字化控制升級(jí)設(shè)計(jì)。
　　 為克服0.25μm SOS CMOS工藝帶來的速度限制，驅(qū)動(dòng)器設(shè)計(jì)中采用了多種帶寬擴(kuò)展的方法。其中采用全CMOS晶體管設(shè)計(jì)的有源電感并聯(lián)峰化結(jié)構(gòu)是帶寬擴(kuò)展的核心技術(shù)，其不僅峰化效果好、占用面積小、峰化強(qiáng)度可調(diào)，還可以克服工藝角不確定性和溫度變化帶來的影響。
　　 初步的測(cè)試表明，LOCld設(shè)計(jì)中所采用的帶寬擴(kuò)展技術(shù)功能正常。在設(shè)計(jì)目標(biāo)的8 Gbps數(shù)據(jù)率下，示波器

5、光接收模塊上得到的傳輸總抖動(dòng)小于30 ps，且在10 Gbps數(shù)據(jù)率、10-12的誤碼率標(biāo)準(zhǔn)下可以通過長時(shí)間誤碼率測(cè)試(15小時(shí)，誤碼率1.11×10-14)。LOCld的設(shè)計(jì)非常成功，相應(yīng)指標(biāo)超過設(shè)計(jì)預(yù)期，遠(yuǎn)超GBT中VCSEL驅(qū)動(dòng)器GBLD的速度指標(biāo)。
　　 本文還率先采用SMIC65 nm CMOS工藝進(jìn)行了10 Gbps VCSEL及陣列驅(qū)動(dòng)器的設(shè)計(jì)。65 nm CMOS的超薄柵極氧化層為抗輻照提供了保證，且驅(qū)動(dòng)器的較大

6、晶體管面積也增強(qiáng)了抗輻照性能。初步測(cè)試結(jié)果顯示設(shè)計(jì)功能是成功的，待經(jīng)過更詳細(xì)的抗輻照測(cè)試證實(shí)其抗輻照性能，該設(shè)計(jì)將成為首款采用65 nmCMOS工藝設(shè)計(jì)的高速抗輻照芯片，為65 nm CMOS工藝在抗輻照芯片設(shè)計(jì)領(lǐng)域的應(yīng)用開啟先河。
　　 另外，利用數(shù)字電路時(shí)鐘抖動(dòng)和亞穩(wěn)態(tài)技術(shù)，本文還實(shí)現(xiàn)了一款數(shù)據(jù)產(chǎn)生率高達(dá)1 Gbps的真隨機(jī)數(shù)產(chǎn)生器。經(jīng)初步測(cè)試，該設(shè)計(jì)的隨機(jī)數(shù)產(chǎn)生機(jī)理工作正常，有隨機(jī)性輸出。再經(jīng)過后期的真隨機(jī)數(shù)質(zhì)量統(tǒng)計(jì)測(cè)試后

7、，該真隨機(jī)數(shù)發(fā)生器將成為目前數(shù)據(jù)產(chǎn)生率最高的真隨機(jī)數(shù)發(fā)生器。
　　 本論文的創(chuàng)新點(diǎn)主要表現(xiàn)在如下幾個(gè)方面:
　　 1.本文采用0.25μm SOS CMOS工藝設(shè)計(jì)了一款理論速度高達(dá)8 Gbps數(shù)據(jù)率的高速抗輻照VCSEL驅(qū)動(dòng)器LOCld。LOCld的實(shí)測(cè)指標(biāo)已經(jīng)遠(yuǎn)超當(dāng)今高能物理領(lǐng)域數(shù)據(jù)率最高的抗輻照VCSEL驅(qū)動(dòng)器GBLD。
　　 2.LOCld設(shè)計(jì)采用全CMOS器件有源電感并聯(lián)峰化結(jié)構(gòu)克服了ASIC芯片中無源