基于SOPC技術(shù)的編碼器檢測(cè)裝置研究與實(shí)現(xiàn).pdf

1、在數(shù)控系統(tǒng)中,編碼器是位置測(cè)量裝置的核心元件,不同編碼器生產(chǎn)廠家接口類型不同,且互不兼容,因此對(duì)于數(shù)控系統(tǒng)研發(fā)部門需要對(duì)不同廠商不同接口類型的編碼器進(jìn)行測(cè)試。目前,編碼器廠商大都開發(fā)了針對(duì)其本廠生產(chǎn)的編碼器檢測(cè)裝置,這些檢測(cè)裝置都不具備通用性。因此,開發(fā)滿足不同廠商的編碼器測(cè)試平臺(tái),具有非常重要的現(xiàn)實(shí)意義。本文研究結(jié)合國家科技重大專項(xiàng)課題開發(fā)了一種融合多種編碼器接口類型的便攜式編碼器檢測(cè)裝置。論文主要研究?jī)?nèi)容有:
　　深入分析了三

2、大類常用編碼器接口,包括:增量式正余弦接口、TTL接口和串行數(shù)字通信接口,其中串行數(shù)字通信接口中重點(diǎn)研究了Endat、BISS、多摩川三種串行通信協(xié)議,針對(duì)串行數(shù)字通信中時(shí)鐘和數(shù)據(jù)之間存在的同步問題,提出了一種時(shí)鐘和數(shù)據(jù)同步方法,可有效提高串行通信的傳輸時(shí)鐘頻率,延長(zhǎng)通信電纜長(zhǎng)度。
　　采用了一種基于NiosII處理器的SOPC技術(shù)的硬件結(jié)構(gòu),利用了FPGA的高性能并行處理特性,設(shè)計(jì)了一種兼容多種編碼器接口的多制式編碼器檢測(cè)裝置,

3、研究開發(fā)了多種編碼器接口的硬件及基于FPGA的SOPC系統(tǒng)的硬件平臺(tái),分析了檢測(cè)裝置的硬件可靠性。
　　研究了多種編碼器接口和人機(jī)交互接口的IP核技術(shù),在FPGA中采用模塊化設(shè)計(jì)方法實(shí)現(xiàn)IP核的開發(fā),通過Avalon總線將多種編碼器接口和人機(jī)交互接口等FPGA外圍接口控制器與NiosII處理器相連接,實(shí)現(xiàn)數(shù)據(jù)的高速交互。采用分層軟件體系結(jié)構(gòu),開發(fā)了底層接口驅(qū)動(dòng)程序,將硬件設(shè)備抽象成API接口,提高了系統(tǒng)的移植性。
　　開發(fā)了