GPS天線干擾與RAM振蕩頻率相關性的分析和優(yōu)化.pdf

1、隨著智能手機地興起，包括GPS天線在內(nèi)的多種天線被集成在了手機印刷電路板(后簡稱PCB)上，同時CPU主頻達到1G赫茲，系統(tǒng)總線頻率更加接近GPS頻點，高頻數(shù)字信號干擾射頻信號的可能性大大增加，即信號完整性問題突出。
　　本文研究了GPS天線被干擾的原因，發(fā)現(xiàn)了干擾源與雙倍速同步動態(tài)隨機存儲器(DDR SDRAM，后簡稱DDR或RAM)總線振蕩頻率的相關性，對其做了詳細系統(tǒng)的分析，并提出了減少干擾的軟件優(yōu)化方法，明顯降低了對于GP

2、S主頻點的干擾，提高了耦合靈敏度。在研究中發(fā)現(xiàn)，RAM本身及其相關的頻率的多次或高次諧波，通過接口線，或者通過其他走線，會泄露串擾到GPS天線的工作頻點上。原因是噪聲信號在PCB走線中振蕩，會產(chǎn)生電磁場(帶電體產(chǎn)生電場，帶電體的定向移動產(chǎn)生磁場)，耦合到GPS電路中時，GPS電路中會產(chǎn)生一定量的偶合電壓，因為GPS信號本來就很弱，所以少量的串擾偶合電壓就會影響到GPS性能。作者研究了幾個有效的軟件措施，包括天線附近測試點的處理；DDR頻

3、率的修改；液晶屏(后簡稱LCD)的移動工業(yè)處理器接口(后簡稱MIPI)傳輸時鐘的優(yōu)化；RAM驅(qū)動能力調(diào)整等手段。經(jīng)過分析和試驗，作者提出了對LCD控制器的動態(tài)存儲器訪問(后簡稱DMA)傳輸時的像素時鐘(后簡稱PCLK)進行修改，此方法有效。這些方法使硬件不用改板而保證性能，節(jié)約了成本。
　　作者在第四章重點闡述了發(fā)現(xiàn)干擾源的實驗過程，經(jīng)過層層排除和推斷，查到干擾的原因。在PCB板卡設計完畢，結(jié)構(gòu)堆疊和布局布線不能修改，而射頻調(diào)試、

4、天線匹配也無效時，修改驅(qū)動軟件規(guī)避問題成為實用的辦法。包括修改DDR的時鐘和驅(qū)動能力、將空置的管腳配置為輸出低電平、修改MIPI頻率、修改LCDC傳輸頻率等方法。其中控制諧波盡量錯開干擾頻點的思想得到了實驗驗證可行。在板卡級問題以外，當發(fā)現(xiàn)串擾和芯片內(nèi)部數(shù)字信號相關時，我們找到了封裝導致的問題源頭，說明信號完整性問題和芯片后端設計有關系，是個系統(tǒng)性全方位問題，需要各方面的考慮和妥協(xié)。通過本次課題的分析和實踐發(fā)現(xiàn)其他天線干擾原因也有類似的