相位噪聲測試中數(shù)據(jù)通道設(shè)計與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁,還剩99頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、相位噪聲用來說明信號短期頻率穩(wěn)定性和可靠性,是電子測量領(lǐng)域中的重要指標(biāo),相位噪聲測試在信號分析和測試中有著重要的地位。
  論文旨在完成相位噪聲測試系統(tǒng)中數(shù)據(jù)通道的設(shè)計與實(shí)現(xiàn),為整個相位噪聲測試系統(tǒng)提供底層的數(shù)據(jù)鏈路支持。文中通過分析相位噪聲測試系統(tǒng)的總體結(jié)構(gòu)說明了相位噪聲測試系統(tǒng)的數(shù)據(jù)通道組成,包括將系統(tǒng)前端采集到的模擬信號通過模數(shù)轉(zhuǎn)換電路轉(zhuǎn)換后送入數(shù)字電路中,F(xiàn)PGA電路對輸入的數(shù)字信號采用FIFO實(shí)現(xiàn)數(shù)據(jù)緩存,將數(shù)字信號通過

2、位寬轉(zhuǎn)換送入DDR3 SDRAM存儲器中,當(dāng)存儲器中的所存的數(shù)據(jù)內(nèi)容達(dá)到預(yù)設(shè)值時,F(xiàn)PGA電路控制ADC采樣,將存儲器中的數(shù)據(jù)通過高速串行接口傳輸?shù)胶蠹塂SP信號處理系統(tǒng)中。
  本文主要完成的工作有:
  1.通過對鑒相法相位噪聲測試系統(tǒng)總體結(jié)構(gòu)和各部分功能分析,說明了測試系統(tǒng)中數(shù)字信號的數(shù)據(jù)通道組成。
  2.介紹了雙通道模數(shù)轉(zhuǎn)換器的配置操作原理和FIFO接口的設(shè)計使用,在此基礎(chǔ)上采用FPGA自帶的FIFO核生成器

3、實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換電路與FPGA電路的獨(dú)立時鐘位寬轉(zhuǎn)換FIFO緩沖結(jié)構(gòu)的功能仿真。
  3.介紹了DDR3 SDRAM存儲器的發(fā)展與工作原理,說明了DDR3 SDRAM控制器接口和控制器指令時序操作原理,采用Xilinx FPGA MIG核生成器生成DDR3 SDRAM控制器并做了功能仿真,在FPGA硬件開發(fā)板上對控制器的讀寫功能進(jìn)行了驗(yàn)證。
  4.介紹了高速串行接口的系統(tǒng)組成,在此基礎(chǔ)上說明了Xilinx Virtex-6

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論