VHDL到MSVL的轉(zhuǎn)換系統(tǒng).pdf

1、超高速集成電路硬件描述語言（Very-High-Speed Integrated Circuit Hardware Description Language，VHDL）是一種用于電路設(shè)計(jì)的高級(jí)計(jì)算機(jī)語言，用軟件編程的方式來描述電子系統(tǒng)的邏輯功能，電路結(jié)構(gòu)和連接形式。VHDL雖然已逐漸被Verilog替代，但是由于VHDL具有很強(qiáng)的移植性，豐富的表達(dá)能力，上市時(shí)間快和不依賴于器件等優(yōu)點(diǎn)，其應(yīng)用領(lǐng)域依然很廣泛。由于軟件規(guī)模在不斷擴(kuò)大，而且V

2、HDL這種硬件語言經(jīng)常被用于軍工，航天等重大領(lǐng)域，其安全性，正確性的驗(yàn)證就變得非常有必要。
　　建模，仿真和驗(yàn)證語言（Modeling,Simulation and Verification Language,MSVL）是一種用于建模、仿真、驗(yàn)證程序的區(qū)間時(shí)序邏輯設(shè)計(jì)語言。為了確保發(fā)現(xiàn)VHDL程序中的邏輯錯(cuò)誤，BUG和其他隱患，開發(fā)了VHDL到MSVL的翻譯系統(tǒng)，這樣獲得的 MSVL文件在邏輯和語義上是與原VHDL文件等價(jià)的，通過

3、對(duì)獲得的MSVL程序進(jìn)行仿真和驗(yàn)證，就能間接的確保源VHDL程序的正確性。
　　本文對(duì)語言翻譯的方法進(jìn)行了研究，主要由以下幾部分：
　　1.對(duì)編譯原理進(jìn)行了研究。根據(jù)需要，研究了編譯原理中的不確定有限自動(dòng)機(jī)（Nondeterministic Finite Automata,NFA）,確定有限自動(dòng)機(jī)（Deterministic Finite Automaton，DFA）,自下而上分析方法，移進(jìn)規(guī)約分析，詞法分析器和語法分析器等

4、編譯技術(shù)，VHDL到MSVL的翻譯系統(tǒng)就是建立在這些基礎(chǔ)上，并通過翻譯規(guī)則的定制，來達(dá)到編程語言翻譯的目的。
　　2.對(duì)詞法生成器和語法生成器進(jìn)行了研究。詞法分析器和語法分析器是翻譯系統(tǒng)中的重要部分，也是翻譯的基礎(chǔ)。其中詞法分析器可借助詞法生成器Lex來構(gòu)造。在生成前，需要用戶編寫相應(yīng)的正則表達(dá)式和用戶執(zhí)行代碼，這些表達(dá)式用來識(shí)別源程序中的單詞，當(dāng)表達(dá)式匹配后，用戶代碼就執(zhí)行相應(yīng)動(dòng)作。語法分析器可借助語法生成器Bison來生成，其

5、主要工作包括產(chǎn)生式和用戶代碼編寫，形式類似詞法分析器的編寫。
　　3.對(duì)VHDL和MSVL的語法結(jié)構(gòu)進(jìn)行了研究，并開發(fā)了VHDL到MSVL的轉(zhuǎn)換系統(tǒng)。本系統(tǒng)通過詞法分析，語法分析，對(duì)VHDL程序進(jìn)行編譯前期處理，在語法分析階段，對(duì)產(chǎn)生式中遇到的各信息進(jìn)行存儲(chǔ)，形成語法樹，符號(hào)表，子程序集合，實(shí)體集合，包集合等結(jié)構(gòu)，語法分析結(jié)束后，將得到的語法樹根節(jié)點(diǎn)派送給翻譯程序，翻譯程序會(huì)按照以下順序進(jìn)行翻譯：首先翻譯包集合中的內(nèi)容；然后翻譯所

6、有的子程序；再翻譯所有非頂層實(shí)體；最后翻譯頂層實(shí)體并將翻譯結(jié)果寫入輸出文件。在整個(gè)翻譯的過程中，如果遇到錯(cuò)誤或異常，程序輸出可能的錯(cuò)誤信息，然后程序直接退出。
　　4.對(duì)VHDL的實(shí)例運(yùn)行進(jìn)行了研究。本文選用了具有代表性的通用異步收發(fā)傳輸器（Universal Asynchronous Reciver/Transmitter,UART）作為例子，該程序是做為LOEN3處理器系統(tǒng)的一個(gè)外接設(shè)備，該程序主要負(fù)責(zé)信號(hào)的發(fā)送和接收，在第四