一種基于曲率結(jié)擴(kuò)展原理的襯底終端結(jié)構(gòu)的研究.pdf

1、作為開關(guān)管使用的高壓大電流LDMOS(Lateral Double-diffused MOSFET)在版圖上通常設(shè)計為叉指狀結(jié)構(gòu)。然而在源叉指末端的小曲率半徑會導(dǎo)致該處的電場集中,限制了 LDMOS的擊穿電壓。本文針對這一問題,提出了基于曲率結(jié)擴(kuò)展的襯底終端結(jié)構(gòu)。該結(jié)構(gòu)通過在曲率結(jié)區(qū)域的高摻雜P型體區(qū)與N阱之間引入一個低摻雜的P-sub層,從而改善了P-body/N-drift曲率結(jié)處的電場集中效應(yīng),避免了提前雪崩擊穿。襯底終端結(jié)構(gòu)的優(yōu)

2、勢是兼容于標(biāo)準(zhǔn)CMOS工藝,保證了器件高耐壓的同時不會增大芯片面積和制造成本?；谝r底終端結(jié)構(gòu),實驗獲得了極低比導(dǎo)通電阻的786 V的Triple RESURF LDMOS和800 V的SJ LDMOS,驗證了其有效性。主要研究內(nèi)容如下:
　　(1) Triple RESURF LDMOS襯底終端結(jié)構(gòu)的研究
　　Triple RESURF LDMOS曲率源端采用襯底終端結(jié)構(gòu),降低了電場集中效應(yīng),保證了彎道區(qū)的耐壓。其直道區(qū)采

3、用RESURF原理提高了擊穿電壓,并實現(xiàn)低比導(dǎo)通電阻。利用仿真軟件Tsuprem4和Medici分別從工藝角度和器件角度,研究了其深N阱的摻雜和P型埋層的摻雜對器件耐壓和比導(dǎo)通電阻的影響。同時,研究了源、漏場板長度、襯底終端處LP長度對器件耐壓的影響。針對器件彎道與直道之間的過渡區(qū),采用Silvaco三維器件仿真軟件,研究了深N阱與P型埋層相對位置與器件耐壓的關(guān)系。在65μm的漂移區(qū)長度下,實驗獲得了擊穿電壓為786 V,比導(dǎo)通電阻為1

4、10 mΩ·cm2的Triple RESURF LDMOS。襯底終端結(jié)構(gòu)改善彎道區(qū)的電場集中效應(yīng),避免提前雪崩擊穿的作用得到了驗證。
　　(2) SJ LDMOS襯底終端結(jié)構(gòu)的研究
　　SJ LDMOS在其曲率源端同樣采用了襯底終端結(jié)構(gòu),來降低該處的電場集中效應(yīng),避免提前雪崩擊穿。其直道區(qū)利用 P/N條之間的相互耗盡,在漂移區(qū)表面形成平直均勻的電場分布,從而保證了器件直道區(qū)的高耐壓。同時,重?fù)诫s的 N條降低了器件開態(tài)的比導(dǎo)通