基于FPGA的FCoE適配器的設(shè)計(jì)及優(yōu)化.pdf

1、長(zhǎng)期以來(lái)，存儲(chǔ)局域網(wǎng)（SAN）一直作為構(gòu)建企業(yè)級(jí)數(shù)據(jù)中心的最佳方案。但隨著企業(yè)級(jí)數(shù)據(jù)中心的規(guī)模不斷增長(zhǎng)，從而大幅度增加了存儲(chǔ)區(qū)域網(wǎng)的構(gòu)建成本和維護(hù)復(fù)雜度。為了降低成本及復(fù)雜度，新一代的數(shù)據(jù)中心將更多的使用網(wǎng)絡(luò)融合技術(shù)—以太網(wǎng)光纖通道（FCoE），它能夠?qū)AN與傳統(tǒng)以太網(wǎng)相融合，使得存儲(chǔ)網(wǎng)絡(luò)與以太網(wǎng)可共享一套網(wǎng)絡(luò)基礎(chǔ)設(shè)施。FCoE已經(jīng)成為簡(jiǎn)化存儲(chǔ)網(wǎng)絡(luò)基礎(chǔ)設(shè)施的一個(gè)研究熱點(diǎn)。
　　課題的研究重點(diǎn)是基于FPGA的FCoE適配器的實(shí)現(xiàn)、

2、優(yōu)化及系統(tǒng)驗(yàn)證。FCoE適配器的主要功能是對(duì)主機(jī)要發(fā)送的數(shù)據(jù)幀或者從網(wǎng)絡(luò)接收到的數(shù)據(jù)幀進(jìn)行高速的處理并轉(zhuǎn)發(fā)，結(jié)合開(kāi)發(fā)的周期及難易程度，設(shè)計(jì)以FPGA為中心，以以太網(wǎng)PHY、DDR模塊、PCIe接口等為外圍模塊的FCoE適配器。在分析FCoE適配器性能需求的基礎(chǔ)上，設(shè)計(jì)基于FPGA的SoC系統(tǒng)，該系統(tǒng)是以MicroBlaze為中心，包括硬件體系統(tǒng)與軟件系統(tǒng)。硬件系統(tǒng)主要是為數(shù)據(jù)的轉(zhuǎn)發(fā)提供了一個(gè)完整的數(shù)據(jù)通路，主要組成部分是MicroBla