基于FPGA的LZ77和LZW混合壓縮算法的實現(xiàn).pdf

1、數(shù)字化信息時代的互聯(lián)網技術帶來了海量數(shù)據的產生，同時復雜的系統(tǒng)和頻繁的數(shù)據交換以及數(shù)據處理的實時性，對信息的存儲空間和網絡傳輸提出了更高的要求。無損數(shù)據壓縮技術可在不損失有效信息的前提下，通過縮減信息數(shù)據量以減少信息存儲空間，提高其傳輸、存儲和處理效率。LZ77和LZW壓縮算法作為字典壓縮算法的典型代表，具有性能較好、復雜度適中且易于硬件設計等特點，但其軟件實現(xiàn)方式壓縮速率低，CPU資源占用嚴重，無法應用于實時壓縮領域;硬件實現(xiàn)方式因其

2、并行計算和流水線結構優(yōu)勢而日漸得到重視。
　　本文根據LZ77和LZW壓縮算法的基本原理，通過分析多種影響LZ77和LZW壓縮性能的關鍵因素，提出諸如雙Hash函數(shù)查找方式、并行匹配處理方法、更有效的LZ77數(shù)據存儲格式、高效數(shù)據拼接器以及并行Hash函數(shù)查找方式等多種加速方法及其硬件結構，并設計出相應的LZ77和LZW硬件壓縮電路;根據LZ77和LZW的算法特性，將這兩種算法進行整合，設計混合壓縮電路，并且通過設置不同的壓縮級別

3、和工作模式來調整壓縮率和壓縮速率之間的平衡關系以及實現(xiàn)混合壓縮或獨立壓縮的功能。
　　本文設計的混合壓縮電路使用Xilinx Virtex-6 ML605 FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）進行功能驗證，使用Calgary Corpus標準壓縮測試源進行測試，其測試結果表明，本文采用多種加速方法所設計的LZ77和LZW硬件壓縮電路，通過配置不同的壓縮參數(shù)，可獲得較好的壓縮率(4