PMU中高性能DC-DC變換器的設(shè)計(jì).pdf

1、近年來,隨著半導(dǎo)體工藝的高速發(fā)展,CMOS的最小線寬已經(jīng)進(jìn)入納米量級(jí),相同尺寸的芯片能集成越來越多的晶體管,片上系統(tǒng)SoC(System on Chip)成為行業(yè)發(fā)展的主流。在消費(fèi)類市場(chǎng),隨著便攜式電子產(chǎn)品的快速普及,人們對(duì)電源類芯片也提出更高,更復(fù)雜的要求。因此設(shè)計(jì)高集成度,高性能的PMU集成芯片成為行業(yè)發(fā)展趨勢(shì),也是行業(yè)的緊迫任務(wù)。
　　本文設(shè)計(jì)了一款適用于PMU(Power Management Unit)集成的DC-DC變

2、換器芯片。針對(duì)如何提高DC-DC變換器的關(guān)鍵性能(包括線性調(diào)整率,負(fù)載調(diào)整率,電源抑制比,效率,動(dòng)態(tài)響應(yīng)速度),提出了電壓前饋電路,全差分偽三型補(bǔ)償電路,雙?？刂齐娐?自校正電路等技術(shù)手段。其中電壓前饋電路使得系統(tǒng)傳輸函數(shù)不再受輸入電壓變化的影響,提高系統(tǒng)線性調(diào)整率。全差分偽三型補(bǔ)償電路,將一路帶通信號(hào)和一路低通信號(hào)疊加,產(chǎn)生類似傳統(tǒng)三型補(bǔ)償電路的頻率響應(yīng),極大減小所需要的電容電阻值,另外全差分結(jié)構(gòu)提高了電源抑制比,有效抑制了Buck變

3、換器工作時(shí)電源噪聲對(duì)控制電路的影響。PWM/PSM雙模技術(shù)兼顧系統(tǒng)的負(fù)載調(diào)整率和效率,確保了重載PWM模式下的負(fù)載調(diào)整率,在輕載PSM模式下提高了系統(tǒng)的效率。自校正電路直接調(diào)節(jié)占空比大小,以使輸出電壓盡快恢復(fù)到基準(zhǔn)電壓±1％范圍內(nèi),有助于提高變換器的負(fù)載調(diào)整率和DVS響應(yīng)速度。
　　通過仿真驗(yàn)證,本文設(shè)計(jì)的DC-DC變換器工作頻率為2MHz;其輸入電壓為2.7V~4.2V;采用DVS技術(shù),輸出電壓0.7V~1.5V,步進(jìn)25mV可