雙通道2Gbps MIPID-PHY數(shù)據(jù)接收器研究與設(shè)計.pdf

1、一個移動設(shè)備內(nèi)部諸多的芯片有著繁雜的接口，諸如智能移動設(shè)備內(nèi)部的攝像頭接口、顯示屏接口、電池接口、射頻-基帶接口等，MIPI（Mobile Industry Processor Interface，MIPI）是 MIPI聯(lián)盟發(fā)起的為移動應(yīng)用處理器制定的開放標準，用于提升應(yīng)用處理器接口的一致性，促進移動設(shè)備的重復(fù)使用和兼容性。
　　作為AM-OLED顯示屏設(shè)備驅(qū)動芯片的子項目，本文介紹了MIPI D-PHY的基本概念，介紹了串行接收

2、器中高速與低功耗模塊的電學特性與本設(shè)計基本架構(gòu)。在高速模式下，介紹了傳統(tǒng)的各項帶寬擴展技術(shù)的優(yōu)缺點，基于本設(shè)計的高速、功耗低、占用面積小的應(yīng)用要求，提出了新型的有源電感設(shè)計，完整介紹了串行接收器中高帶寬的放大器的設(shè)計方法，相對于普通設(shè)計大大提高了放大器帶寬，完成了雙通道2Gbps的數(shù)據(jù)傳輸速率的設(shè)計與仿真。同時自主設(shè)計了低功耗模式下的發(fā)射器，接收器以及沖突檢測電路。發(fā)射器滿足了對不同負載電容下對擺率的要求。而低功耗接收器與沖突檢測電路，

3、充分利用兩者對于毛刺的過濾和射頻干擾抑制的相同的特性，以及區(qū)分兩者對于翻轉(zhuǎn)電壓有著嚴格的不同要求的特點，用基于遲滯比較器的電路結(jié)構(gòu)，并加以改進，實現(xiàn)各項應(yīng)用要求。
　　本設(shè)計采用了90 nm CMOS工藝，完成了D-PHY模擬部分的電路設(shè)計與仿真，版圖繪制與后仿，最后流片并進行了第一版的芯片測試。在低功耗模式下，發(fā)射器接收器以及沖突檢測電路的前仿、后仿以及測試均得到了滿足D-PHY標準的仿真與測試結(jié)果。而在高速模式下，前仿、后仿均