高電源抑制比的低壓差線性穩(wěn)壓器設(shè)計與實現(xiàn).pdf

1、電源管理芯片是便攜式設(shè)備中最常用的部分,電源管理芯片性能的好壞直接影響整體電路的性能。在眾多種類的芯片中,低壓差線性穩(wěn)壓器(low dropout regulator)簡稱LDO,優(yōu)點眾多,成本低廉,越來越受到人們的重視。因此,對于LDO的研究具有很重要的意義。
　　本文充分分析了LDO的發(fā)展趨勢以及國內(nèi)外的最新動態(tài),同時提出了LDO廣闊的應(yīng)用前景。此次設(shè)計的LDO采用的是經(jīng)典環(huán)路結(jié)構(gòu),詳細的介紹了LDO工作原理及其PSR的推導(dǎo)過

2、程。同時列舉了提高帶隙基準的PSRR,提高環(huán)路增益等四種提高LDO的PSR的方法。然后在0.35μm工藝庫下,對三種帶隙結(jié)構(gòu)的原理分別進行比較。可以看到加入預(yù)電壓負反饋結(jié)構(gòu)的改進型電流求和型帶隙電路具有最優(yōu)的PSRR性能,在100Hz內(nèi)PSRR可以達到108dB,遠高于一般帶隙電路的性能。誤差放大器采用共源共柵兩級放大結(jié)構(gòu),低頻增益達到92dB,相位裕度74°,共模抑制比為82dB,電源抑制比達到90dB。采用PMOS元件作為功率管,壓

3、差達到0.2V。
　　本文最后采用改進的濾波電路對LDO電路進行改進,利用通路增加阻抗的方法降低LDO輸出端對電源電壓變化的敏感性,從而提高其PSR。未改進前LDO的100Hz內(nèi)PSR可以達到89dB,改進后LDO的PSR達到了106dB。同時LDO的環(huán)路增益達到113dB,相位裕度53dB,工作范圍為2.7V-5V,負載調(diào)整率為2.3％,線性調(diào)整率為004％,最快上電時間為30μs,靜態(tài)電流為1.4mA,最大電流效率為98.6％