2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩81頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本課題研究一種基于ISO14443 Type A協(xié)議的RFID智能卡芯片微控制器，該微控制器全面兼容MCS-51系列指令集，同時(shí)擁有比標(biāo)準(zhǔn)8051更高的指令執(zhí)行效率和更低的系統(tǒng)運(yùn)行功耗。本課題提出了一系列優(yōu)化設(shè)計(jì)方法來(lái)提高微控制器性能，同時(shí)盡可能降低成本和功耗，主要包括：采用功能模塊復(fù)用方法，優(yōu)化微控制器系統(tǒng)結(jié)構(gòu)以降低芯片面積和實(shí)現(xiàn)成本；設(shè)計(jì)全新的高效總線(xiàn)時(shí)序，提高微控制器的指令執(zhí)行效率；采用門(mén)控時(shí)鐘技術(shù)來(lái)降低系統(tǒng)運(yùn)行功耗；提出基于雙總

2、線(xiàn)外設(shè)擴(kuò)展方案，增強(qiáng)微控制器擴(kuò)展能力。
　　 本設(shè)計(jì)采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，對(duì)微控制器各個(gè)模塊逐層細(xì)化，在QuartusⅡ集成開(kāi)發(fā)環(huán)境下通過(guò)Verilog HDL語(yǔ)言完成算術(shù)邏輯單元、程序計(jì)數(shù)器、特殊功能寄存器、譯碼控制器、定時(shí)計(jì)數(shù)器、中斷等模塊的設(shè)計(jì)，通過(guò)Modelsim進(jìn)行模塊仿真和系統(tǒng)仿真，仿真通過(guò)后將整個(gè)設(shè)計(jì)在Altera公司的FPGA器件上進(jìn)行綜合，布局布線(xiàn)和物理驗(yàn)證。經(jīng)FPGA物理驗(yàn)證成功之后，將該微控制器核

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論