第2章習題解答

1、1第2章組合邏輯電路分析與設計組合邏輯電路分析與設計2－1圖2－5是兩個CMOS邏輯門的內部結構圖，試說出邏輯門的名稱，并寫出輸出函數(shù)表達式，畫出其邏輯符號。解圖2－5（a）電路實現(xiàn)與門功能，輸出函數(shù)表達式為F=AB，其邏輯符號如圖2－1（a）所示。圖2－5（b）電路實現(xiàn)A和的或非運算，輸出函數(shù)表達式為BFAB??，邏輯符號如圖2－1（b）所示，其中，輸入信號B所接輸入端的小圓圈表示取非操作。2－2已知74S00是2輸入四與非門，IOL

2、=20mA，IOH=1mA，IIL=2mA，IIH=50μA；7410是3輸入三與非門，IOL=16mA，IOH=0.4mA，IIL=1.6mA，IIH=40μA。試分別計算74S00和7410的扇出系數(shù)。理論上，一個74S00邏輯門的輸出端最多可以驅動幾個7410邏輯門，一個7410邏輯門的輸出端最多可以驅動幾個74S00邏輯門？解74S00驅動74S00：，。所OHIHII1mA50A20???OLILII20mA2mA10??以，

3、74S00的扇出系數(shù)NO=10。7410驅動7410：，。所OHIHII0.4mA40A10???OLILII16mA1.6mA10??以，7410的扇出系數(shù)NO=10。74S00驅動7410：，OH(74S00)IH(7410)II1mA40A25???。所以，74S00可以驅動12個7410的輸入端。OL(74S00)IL(7410)II20mA1.6mA12??QQ36ABVQQQQF1245DDQQ12FABQQQQV3456D

4、D（a）（b）圖2－5CMOS邏輯門內部結構圖F≥1ABAB&F（a）（b）圖2－132－4試用OC與非門實現(xiàn)邏輯函數(shù)，假定不允許反變量輸FACABCACD???入。解用OC與非門及其線與功能實現(xiàn)的邏輯函數(shù)形式為“與非－與”。通過卡諾圖化簡求取最簡“與非－與”表達式時，應該圈0，先寫出最簡或與式，然后變換成“與非－與”形式。電路如圖2－8所示。2－5某組合邏輯電路如圖2－9（a）所示（1）寫出輸出函數(shù)F的表達式；（2）列出真值表；（3）

5、對應圖2－9（b）所示輸入波形，畫出輸出信號F的波形；（4）用圖2－9（c）所示與或非門實現(xiàn)函數(shù)F（允許反變量輸入）。解（1）圖2－9（a）中的兩個三態(tài)門分時操作，當控制輸入變量E=0時，三態(tài)與門工作，輸出信號；當E=1時，三態(tài)非門工作，輸出。綜合上述情況，F(xiàn)AB?FAB??輸出函數(shù)為。FEABEAB???AA（2）輸出函數(shù)F的真值表如表2－4所示。（3）輸出信號的波形如圖2－10（a）所示。AENENBE?1&1F1ABEF&?1（a