基于cpld點(diǎn)陣電子顯示屏的設(shè)計(jì)

1、應(yīng)用技術(shù)研究 陳 霞 女 工學(xué)碩士 電氣工程系講師 肖 穎 女 電氣工程系講師 基于 基于 CPLD 點(diǎn)陣電子顯示屏的設(shè)計(jì) 點(diǎn)陣電子顯示屏的設(shè)計(jì) 陳霞 肖穎 [文章摘要 文章摘要] 本文介紹了以 AT-89S52 單片機(jī)為控制核心，基于 CPLD 獨(dú)立掃描的實(shí)用、高效的智能型 LED大屏幕顯示屏系統(tǒng)設(shè)計(jì)方法。 [關(guān) 鍵 詞] MCU、點(diǎn)陣 LED、CPLD 社會(huì)的信息化，促進(jìn)了顯示技術(shù)的發(fā)展，LED大屏幕點(diǎn)陣顯示系

2、統(tǒng)作為一項(xiàng)高科技產(chǎn)品已經(jīng)漸漸融入了人們的生活。與傳統(tǒng)的顯示媒體相比，由于其亮度高、動(dòng)態(tài)影像顯示效果好、耗能少、使用壽命長(zhǎng)、顯示內(nèi)容多樣、顯示方式靈活、性價(jià)比高等優(yōu)勢(shì)，已經(jīng)開始廣泛應(yīng)用于各行各業(yè)。采用單片機(jī)控制的 LED 點(diǎn)陣顯示屏顯示形式美觀大方，顯示內(nèi)容靈活可變，具有低功耗，結(jié)構(gòu)簡(jiǎn)單，操作方便等優(yōu)點(diǎn)，已廣泛應(yīng)用于銀行，證券，影視，體育和公路交通等各個(gè)方面，顯示了其良好的市場(chǎng)前景。 1 系統(tǒng)總體框圖 系統(tǒng)總體框圖 整個(gè)顯示系統(tǒng)可以分為①

3、CPU 主控電路部分②串行數(shù)據(jù)的傳送和時(shí)序控制部分 ③CPLD 行列譯碼掃描部分④實(shí)時(shí)時(shí)鐘控制電路部分⑤與 PC 機(jī)串口通訊部分⑥按鍵控制電路部分⑦三極管驅(qū)動(dòng)電路部分⑧點(diǎn)陣顯示部分。 圖 1 系統(tǒng)總體框圖 2 各單元電路設(shè)計(jì) 單元電路設(shè)計(jì) 2.1 掃描控制邏輯設(shè)計(jì) 掃描控制邏輯設(shè)計(jì) 對(duì)大型 LED 點(diǎn)陣顯示屏而言，由于其數(shù)據(jù)量大，必須有很快的刷新頻率，如刷新速度跟不上，會(huì)造成點(diǎn)陣屏畫面晃動(dòng)和閃爍。解決這個(gè)問題有很多方法，例如，采用

4、PC 機(jī)的 DMA 控制器來提高數(shù)據(jù)傳輸速率，采用并行數(shù)據(jù)傳輸方式，分單元多CPU 控制方式等等。我們采用 CPU 控制，采用超大規(guī)?？删幊踢壿嬯嚵衅鰿PLD構(gòu)成行掃描和列控制模塊，利用 VHDL 語言設(shè)計(jì)控制邏輯，串行列數(shù)據(jù)分時(shí)傳輸，行掃描的方式，可充分發(fā)揮 CPLD 和數(shù)字電路 EDA 設(shè)計(jì)的優(yōu)勢(shì)，硬件電路設(shè)計(jì)簡(jiǎn)單可靠，具有極高的穩(wěn)定性。從而使整個(gè)顯示屏可以順序工作，并利用 CPU 控制掃描頻率，實(shí)現(xiàn)了屏幕無閃爍顯示。 本 設(shè) 計(jì)

5、采 用 具 有 160 個(gè) I/O 端 口 的EPM7128SQC160-10 芯片，只用一片 CPLD 芯片，通 過 簡(jiǎn) 單 的 編 程 模 擬 8 片 74LS595 和 一 片74LS154，內(nèi)部邏輯如圖 2 所示。 列數(shù)據(jù)傳輸控制電路是由單片機(jī)輸出的顯示信息串行輸入到 CPLD， 用 VHDL 語言編寫其總線讀邏輯，在 CPLD 芯片中實(shí)現(xiàn)八片 8 位 3 態(tài)串行輸入、并行輸出，帶鎖存功能的移位寄存器，完成數(shù)據(jù)的串并轉(zhuǎn)換， 由

6、CPLD 的 64 列數(shù)據(jù)輸出控制 LED點(diǎn)陣的 64 列。 在圖 2 由 CPLD 實(shí)現(xiàn)的八片 74LS595的內(nèi)部邏輯中，L1-L64 為列選通控制信號(hào)輸出，RCK、SCK、SCLR 是由單片機(jī)送來得控制信號(hào)，RCK 為鎖存控制信號(hào)， SCK 為時(shí)鐘控制信號(hào)， SCLR為清零信號(hào)，各片的 RCK、SCK、SCLR 均接在一起，Si 接單片機(jī)的掃描數(shù)據(jù)輸出， 第一片 74LS595（由 CPLD 實(shí)現(xiàn)） 移位輸出端接第二片 74LS5

7、95 的數(shù)據(jù)輸入 Si2，八片進(jìn)行級(jí)連，實(shí)現(xiàn)一次掃描一個(gè)字節(jié)，即八位并行輸出和串行移位功能。 3 路中加入 DS18B20，同時(shí)顯示實(shí)時(shí)溫度。只要占用CPU 一個(gè)口線即可。 2.5 單片機(jī) 單片機(jī)與 PC 機(jī)通信單元設(shè)計(jì) 機(jī)通信單元設(shè)計(jì) 2.5.1 通信單元 通信單元電路 電路組成 組成 本單元主要有兩部分組成：上位機(jī)、下位機(jī)與電纜的接口，中間為電平轉(zhuǎn)換電路。 該系統(tǒng)采用三線制，獨(dú)占 CPU 串口方式。 RS－232 信號(hào)的電平

8、和單片機(jī)串口信號(hào)的電平不一致，必須進(jìn)行二者之間的電平轉(zhuǎn)換，在此使用的集成電平轉(zhuǎn)換芯片MAX232 為 RS－232C/TTL 電平轉(zhuǎn)換芯片。它只使用單＋5V 電源，配接 4 個(gè) 1μF 電解電容即可完成 RS－232 電平與 TTL 電平之間的轉(zhuǎn)換。其電路原理如圖 5 所示。轉(zhuǎn)換完畢的串口信號(hào) TXD、RXD 直接和89C51 的串行口連接。 2.5.2 2.5.2 通信協(xié)議 通信協(xié)議 本系統(tǒng)中 PC 機(jī)承擔(dān)主控任務(wù)， 單片機(jī)接受 PC

9、機(jī)指令， 并根據(jù)指令控制顯示信息， 修改顯示內(nèi)容。我們采用 RS－232 串口異步通信，1 位起始位，8位數(shù)據(jù)位， 1 位停止位， 無奇偶校驗(yàn)， 波特率 9600b／s，傳輸數(shù)據(jù)采用 ASCII 模式。PC 機(jī)傳送控制信息和數(shù)據(jù)，控制信息包括修改顯示參數(shù)、修改顯示方式。同時(shí) PC 機(jī)能向單片機(jī)傳送顯示內(nèi)容。下位機(jī)按接收到的指令工作。如果主控機(jī)發(fā)出錯(cuò)誤的指令，將不做任何控制，并顯示 Error 提示，1 秒鐘后自動(dòng)返回。 2.6 鍵盤控制

10、電路設(shè)計(jì) 鍵盤控制電路設(shè)計(jì) 本系統(tǒng)設(shè)置三個(gè)按鍵（k1、k2、k3）分別來控制時(shí)間、日期、滾屏顯示以及時(shí)間的調(diào)整，系統(tǒng)默認(rèn)的狀態(tài)是顯示時(shí)間。首先進(jìn)行鍵盤掃描判斷 k1鍵是否按下，如果 k1 鍵按下并且只按一下則進(jìn)入日期顯示狀態(tài)，當(dāng)按兩下則進(jìn)入信息的順序滾屏顯示狀態(tài)，如果沒有按下則判斷 k2 鍵是否按下，當(dāng)k2 鍵按下則進(jìn)入時(shí)間、日期的設(shè)置狀態(tài)。K3 鍵的作用是當(dāng)調(diào)整時(shí)間時(shí)，完成時(shí)間和日期的累加，直到調(diào)整到需要的時(shí)間和日期為止。 3 軟件設(shè)

11、計(jì) 軟件設(shè)計(jì) 軟件設(shè)計(jì)采用了模塊化設(shè)計(jì)， 全部用C51編程。整個(gè)軟件系統(tǒng)簡(jiǎn)潔明了，而且具有良好的擴(kuò)展性。整個(gè)軟件系統(tǒng)包括主程序、 行列控制邏輯 CPLD 程序、時(shí)鐘控制子程序和 PC 機(jī)串行通信子程序四大模塊。主程序負(fù)責(zé)鍵盤處理、顯示刷新、信息調(diào)用與傳輸控制。 4 結(jié)論 結(jié)論 本 16×64 點(diǎn)陣系統(tǒng)具有按鍵切換、顯示屏亮度連續(xù)可調(diào)、信息上下左右滾屏顯示、預(yù)存信息定時(shí)循環(huán)顯示，利用 DS1302 實(shí)現(xiàn)實(shí)時(shí)時(shí)間顯示等功能，并能通

12、過 PC 機(jī)串口直接對(duì)顯示信息進(jìn)行控制更新，具有刷新速度快、亮度高、功耗低等特點(diǎn)。 參考文獻(xiàn) 參考文獻(xiàn) [1]王松武，于鑫，武思軍.電子創(chuàng)新設(shè)計(jì)與實(shí)踐.北京：國(guó)防工業(yè)出版社。 [2] 林明權(quán)、 馬維旻： VHDL 數(shù)字控制系統(tǒng)設(shè)計(jì)范例[M]，北京，電子工業(yè)出版社。 [3] 潘松、黃繼業(yè), 《EDA 技術(shù)實(shí)用教程》, 北京：科學(xué)出版社。 [4] 廖裕評(píng)、 陸瑞強(qiáng)， 《 CPLD 數(shù)字電路設(shè)計(jì)——使用 MAX＋plus II》 北京：清華大